- The silicon direct bonding (SDB)2008/6/5 0:00:00 2008/6/5 0:00:00
- the silicon direct bonding (sdb) is an important technology, and has been widely appli...[全文]
- Verilog HDL 条件运算符2008/6/5 0:00:00 2008/6/5 0:00:00
- 4.6.5 条件运算符条件操作符根据条件表达式的值选择表达式，形式如下：cond_expr ? expr1 : expr2 如果cond_expr 为真(即值为1 )，选择...[全文]
- Verilog HDL 按位逻辑运算符2008/6/5 0:00:00 2008/6/5 0:00:00
- 按位运算符有：?~（一元非）：（相当于非门运算）?&（二元与）：（相当于与门运算）?（二元或）：（相当于或门运算）?^（二元异或）：（相当于异或门运算）?~ ^, ^...[全文]
- Verilog HDL 的书写格式2008/6/5 0:00:00 2008/6/5 0:00:00
- 4.3 格式verilog hdl 是区分大小写的，即大小写不同的标识符是不同的。另外verilog hdl 的书写格式是自由的，即一条语句可多行书写；一行可写多个语句。白空...[全文]
- Verilog HDL 语言概述2008/6/5 0:00:00 2008/6/5 0:00:00
- verilog hdl 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言...[全文]
- Verilog HDL发展历史2008/6/5 0:00:00 2008/6/5 0:00:00
- verilog hdl 语言最初是于1983 年由gateway design automation 公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的...[全文]
- Verilog HDL 简介2008/6/5 0:00:00 2008/6/5 0:00:00
- verilog hdl 是一种硬件描述语言，用于从算法级、rtl级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可介于简单的门级和完整的电子数字...[全文]
- 设计方法学2008/6/5 0:00:00 2008/6/5 0:00:00
- 当前的asic设计有多种设计方法，但一般地采用自顶向下的设计方法。 随着技术的发展，一个芯片上往往集成了几十万到几百万个器件，传统的自底向上的设计方法已不太现实。因此，一个设...[全文]
- 硬件描述语言2008/6/5 0:00:00 2008/6/5 0:00:00
- 在传统的设计方法中，当设计工程师设计一个新的硬件、一个新的数字电路或一个数字逻辑系统时，他或许在cae 工作站上做设计，为了能在cae工作站做设计，设计者必须为设计画一张线路...[全文]
- 规则设计(Regularity)2008/6/5 0:00:00 2008/6/5 0:00:00
- .. 尽可能地将电路划分成一组相同或相似的模块,采用规划性结构的设计，达到简化设计的目的.. 适用于设计的各个阶段和层次.. 系统级采用公用的电源、地线、时钟和总线.. 在r...[全文]
- IC Testing Items2008/6/5 0:00:00 2008/6/5 0:00:00
- •continuity test •leakage test •dc parametric test ...[全文]
- The Test Flow of IC Development2008/6/5 0:00:00 2008/6/5 0:00:00
- design---> layout --> process --> wafer accept test ...[全文]
- TTL和LSTTL版图举例2008/6/5 0:00:00 2008/6/5 0:00:00
- ttl与非门布局草图和中速ttl八输入端与非门电路版图 多射极管的基区短路铝条 即晶体管工艺结构的基区表面制备的铝层 它有平衡基区电位的作用 ...[全文]
- 按比例缩小理论2008/6/5 0:00:00 2008/6/5 0:00:00
- 由前面的分析可知，缩小器件的尺寸，可以减小沟道长度l和寄生电容，从而改善集成电路的性能和集成度。器件尺寸的缩小，在集成电路技术发展的历史中，起...[全文]
- 静态内部倒相器的设计2008/6/5 0:00:00 2008/6/5 0:00:00
- 与倒相器设计有关的参数大致有三类： 第i类叫作“选定参数”，是指那些在一定条件下，不可能大幅度调整而需预先确定的参数。例如：μ...[全文]
- n-Si和p-Si体内迁移率2008/6/5 0:00:00 2008/6/5 0:00:00
- n-si和p-si表面有效迁移率还不到 体内迁移率的一半，并且与晶向有关。 具体数值与硅表面状况有关。mos工艺常选用(100)晶向的单晶做衬底. 静态功耗的三种成因...[全文]
- CMOS反相器传输特性与工作区划分2008/6/5 0:00:00 2008/6/5 0:00:00
- 将cmos反相器电路直流传输特性曲线也分为五个电性区域，即n管截止而p管非饱和导通，该区对应的输入电压条件是：0≤vi≤vtn，称为ⅰ区，该区输出特征...[全文]
- MOS晶体管的衬底偏置效应2008/6/5 0:00:00 2008/6/5 0:00:00
- 在前面的讨论中，都没有考虑衬底电位对晶体管性能的影响，都是假设衬底和晶体管的源极相连，即vbs (bulk-source)=0的情况，而实际工作中...[全文]
- MOS晶体管的跨导gm2008/6/5 0:00:00 2008/6/5 0:00:00
- mos晶体管的跨导gm表示交流小信号时衡量mos器件vgs对ids的控制能力（vds恒定）的参数，也是mos晶体管的一个极为重要的参数。 (忽略沟道长度调制...[全文]
- MOS晶的阈值电压VT2008/6/5 0:00:00 2008/6/5 0:00:00
- 阈值电压vt是mos晶体管的一个重要的电参数，也是在制造工艺中的重要控制参数。vt的大小以及一致性对电路乃至 集成系统的性能具有决...[全文]
热门点击
- 彩电屡烧行管的几点问题讨论
- 素晶胞与复晶胞(体心晶胞、面心晶胞和底心
- 纳米技术材料
- 关于 .cdsenv 的小技巧
- 弱电系统规范标准（部分）
- `celldefine 和 `endce
- 测试硬件简介－－－探针卡(prober
- MOS晶的阈值电压VT
- MOS晶体管的衬底偏置效应
- 什么是载流子迁移率及迁移率影响芯片的那些
IC型号推荐
- EPF10K100BQC208-1
- EPF10K100BQC2082
- EPF10K100BQC208-2
- EPF10K100BQC2083
- EPF10K100BQC208-3
- EPF10K100BQC240-1
- EPF10K100BQC240-2
- EPF10K100BQC240-3
- EPF10K100BQI208-3
- EPF10K100CARC240-1
- EPF10K100EBC256-2
- EPF10K100EBC256-3
- EPF10K100EBC356
- EPF10K100EBC3561
- EPF10K100EBC356-1
- EPF10K100EBC356-1N
- EPF10K100EBC356-1X
- EPF10K100EBC3562
- EPF10K100EBC356-2
- EPF10K100EBC356-2N
- EPF10K100EBC356-2X
- EPF10K100EBC3563
- EPF10K100EBC356-3
- EPF10K100EBC356-3N
- EPF10K100EBI356-2
- EPF10K100EBI356-3
- EPF10K100EF1484-2
- EPF10K100EFC256
- EPF10K100EFC2561
- EPF10K100EFC256-1
公网安备44030402000607
