- 高速PCB的终端端接2008/10/13 0:00:00 2008/10/13 0:00:00
- 在高速数字电路系统中，传输线上阻抗不匹配会造成信号反射，并出现过冲、下冲和振铃等信号畸变，而当传输线的时延td大于信号上升时间rt的20％时，反射的影响就不能忽视了，不然将带来信号完整性问题...[全文]
- PCB高速信号的频谱2008/10/13 0:00:00 2008/10/13 0:00:00
- 标准时钟信号波形是梯形的周期数字脉冲，如图1所示，脉冲周期为t；信号上升时间为tr；信号下降时间为tf。假设tr＝tf，高电平维持时间为to，定义数字脉冲宽度为τ＝to＋tr。 图...[全文]
- 高速电路与射频电路的区别2008/10/13 0:00:00 2008/10/13 0:00:00
- 什么是射频电路？随着频率的升高，相应的电磁波波长变得可与分立电路元件的尺寸相比拟时，电路上的导线、电阻、电容和电感这些元件的电响应开始偏移其理想频率特性。一般将射频定义在30 mhz～4 g...[全文]
- 如何选择端接方式2008/10/13 0:00:00 2008/10/13 0:00:00
- 不同的端接方式，各有其优点和缺点；不同的应用场合，需采取不同的端接方式。下面是关于如何选择端接方式的几个原则： · 电路中逻辑器件家族不同，其端接方式也有所不同。一股来说，cmos工艺...[全文]
- 金属导线和走线2008/10/13 0:00:00 2008/10/13 0:00:00
- 根据通常的观念，一般不会想到封装引线、跳线和走线会辐射rf能量。事实上，每个元件都有引线电感，从硅胶片的连接导线到电阻、电容器和电感线圈的引线；相互靠近的金属引线之间存在电容；而每条走线都存...[全文]
- PCB基础概念2008/10/13 0:00:00 2008/10/13 0:00:00
- 目前所生产的电子电路基本上都使用印制电路板（pcb）作为其相互连接的介质和机械基板。高速电路也不例外，而且高速电路一般用多层电路板来实现。作为高速电路的载体，它的结构、电气性能、机械性能...[全文]
- 端接的仿真分析2008/10/13 0:00:00 2008/10/13 0:00:00
- 如图1所示为一个点对点网络，元件u1和u2通过特性阻抗50ω、时延为ins的传输线相连。u1的输出缓冲器高电平输出阻抗为6ω，低电平输出阻抗为4ω，上升、下降边沿速率均为300 ps，输出幅...[全文]
- 高速电路设计面临的问题2008/10/13 0:00:00 2008/10/13 0:00:00
- 伴随着半导体技术的快速发展，时钟频率越来越高。目前，超过一半的数字系统的时钟频率高于100 mhz。另—方面，从半导体芯片封装的发展来看，芯片体积越来越小、集成度越来越高、引脚数越来越多。所...[全文]
- PCB信号完整性2008/10/13 0:00:00 2008/10/13 0:00:00
- 信号完整性（signal integrity, si）是指信号在信号线上的质量，即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达接收器，...[全文]
- 高速PCB过孔的使用2008/10/13 0:00:00 2008/10/13 0:00:00
- 过孔设计是由孔及孔周围的焊盘区和内层电气隔离区组成，如图1所示。过孔的寄生电感、寄生电容等会影响通过过孔的高速信号，过孔的尺寸和与之相连接的焊盘对过孔的属性具有直接的影响。 1.寄生电...[全文]
- 高速PCB设计调整走线长度2008/10/13 0:00:00 2008/10/13 0:00:00
- 数字系统对时序要求严格，为了满足信号时序的要求，对pcb上的信号走线长度进行调整已经成为pcb设计工作的一部分。调整走线长度包括两个方面：相对的和绝对的。 所谓相对的就是要求走线长度保...[全文]
- 高速PCB布线拐角走线2008/10/13 0:00:00 2008/10/13 0:00:00
- 当走线出现直角拐角时，在拐角处会产生额外的寄生电容和寄生电感，如图1所示， 这种不连续性会造成反射。 在走线确实需要直角拐角的情况下，可以采取两种改进方法，一种是将90°拐角变成...[全文]
- 高速PCB布线差分对走线2008/10/13 0:00:00 2008/10/13 0:00:00
- 为了避免不理想返回路径的影响，可以采用差分对走线。为了获得较好的信号完整性，可以选用差分对来对高速信号进行走线，如图1所示，lvds电平的传输就采用差分传输线的方式。 图1 差分对...[全文]
- 高速PCB走线的3－W原则2008/10/13 0:00:00 2008/10/13 0:00:00
- pcb走线之问会产生串扰现象，这种串扰不仅仅会在时钟和其周围信号之间产生，也会发生在其他关键信号上，如数据、地址、控制和输入/输出信号线等，都会受到串扰和耦合影响。为了解决这些信号的串扰问题...[全文]
- 传统的PCB设计方法2008/10/13 0:00:00 2008/10/13 0:00:00
- 传统的pcb设计依次经过原理图设计、版图设计、pcb制作、测量调试等流程，如图所示。 在原理图设计阶段，由于缺乏有效的分析方法和仿真工具，要求对信号在实际pcb上的传输特性做出预分析，...[全文]
- 基于信号完整性分析的PCB设计方法2008/10/13 0:00:00 2008/10/13 0:00:00
- 基于信号完整性分析的pcb设计流程如图所示。 主要包含以下步骤： 图 基于信号完整性分析的高速pcb设计流程 （1）因为整个设计流程是基于信号完整性分析的，所以在进行pcb...[全文]
- 高速互连SPICE仿真模型2008/10/13 0:00:00 2008/10/13 0:00:00
- spice（simulation program for integrated circuits emphasis）是由美国加州大学伯克利分校的电子研究实验室于1975年开发出来的一种功能非...[全文]
- 高速互连IBIS仿真模型2008/10/13 0:00:00 2008/10/13 0:00:00
- ibis（input／output buffer information specification）模型是一种定义输入/输出缓冲器（i/o buffer）v－i和v－r响应的一种模型，目的...[全文]
- 滤波模块FILTER2008/10/13 0:00:00 2008/10/13 0:00:00
- 对于sobel算法的各个滤波器，h、v、dr、dl经变换后可得到： h=（q0＋q3＋q3＋q6）＿（q2＋q5＋q5＋q8）；v=（q0＋q1＋q1＋q2）－（q6＋q7＋q7＋q...[全文]
- u-blox发布1.8V GPS模块NEO-5D与NEO-5G2008/10/11 0:00:00 2008/10/11 0:00:00
- 瑞士领先的gps技术供应商u-blox公司近日宣布推出两款低电压gps模块：neo-5d与neo-5g。这两款产品为世界上第一种工作于1.8v的模块，与先前产品相比能降低至少40% 能耗，因...[全文]
公网安备44030402000607
