高速PCB走线的3－W原则
发布时间:2008/10/13 0:00:00 访问次数:733
pcb走线之问会产生串扰现象，这种串扰不仅仅会在时钟和其周围信号之间产生，也会发生在其他关键信号上，如数据、地址、控制和输入/输出信号线等，都会受到串扰和耦合影响。为了解决这些信号的串扰问题，布线应遵循3－w原则。
3－w原则就是让所有的信号走线的间隔距离满足：走线边沿之间的距离应该大于或等于2倍的走线宽度，即两条走线中心之间的距离应该大于或等于走线宽度的3倍。对于靠近pcb边缘的走线，pcb边缘到走线边缘的距离应该大于3倍的走线宽度。如果走线之间有过孔，那么走线间距应大于或等于走线宽度的3倍，如图所示。
图 走线的3－w原则
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
pcb走线之问会产生串扰现象，这种串扰不仅仅会在时钟和其周围信号之间产生，也会发生在其他关键信号上，如数据、地址、控制和输入/输出信号线等，都会受到串扰和耦合影响。为了解决这些信号的串扰问题，布线应遵循3－w原则。
3－w原则就是让所有的信号走线的间隔距离满足：走线边沿之间的距离应该大于或等于2倍的走线宽度，即两条走线中心之间的距离应该大于或等于走线宽度的3倍。对于靠近pcb边缘的走线，pcb边缘到走线边缘的距离应该大于3倍的走线宽度。如果走线之间有过孔，那么走线间距应大于或等于走线宽度的3倍，如图所示。
图 走线的3－w原则
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
上一篇：传统的PCB设计方法
上一篇：高速PCB布线差分对走线
相关技术资料- 6-18第三代100V双向导通芯片VGaN应用详解
- 6-18NFC技术原理全景概览与发展趋势
- 6-18高效、更节能4kW双向PFC方案特点优势
- 6-18 2mm x 2mm x 0.6mm 封装片上系统（SoC）
- 6-18高精度高带宽磁性角度传感器应用
- 6-18先进封装工艺散热设计MPS 电源模块
- 6-17全新 Mali-G1-Ultra MC12应用详情
- 6-172nm GAA 工艺 Exynos 2600 原型芯片
- 6-17A系列芯片和蜂窝网络调制解调器C1
- 6-17最新一代BPU Nash架构RDK S100
- 6-17 4 核心 Arm Cortex-R52+ MCU应用详解
- 6-17分层决策（大小脑模型）和端到端一体化VLA
- 相关IC型号
公网安备44030402000607
