栅极氧化层制程对M○S电性参数的影响
发布时间:2017/11/12 16:36:15 访问次数:644
MOSFET的电性参数控制对集成电路甚为重要,然而也受制程的影响最多。就栅极氧R0502053S化层而言,如何在降低有效氧化层的厚度(effective o茹dc thickncss)、抑制氧化层的漏电流(leakage)、保持通道内载流子的迁移率(mobility)、可靠性(Gate O疝de Integrity,G()I)之间达到平衡一直是重要的课题;在运用上,高压器件必须能承受高电压,闪存对电子在氧化层中穿过发生的可靠性要求很高,而逻辑制程则是必须兼顾效能和漏电流。
栅极氧化层以在硅基材上氧化生成的氧化硅(Si()2)为主,期望能达到最佳的载流子移动率和可靠性要求;有些应用则会使用上化学气相沉积(CVD)的氧化硅或其他材料。制程微缩的过程中不断追求更薄的栅极氧化层以达到更高的电容值,但这也换来其中的漏电流不断上升。氧化层在40nm以下漏电流已到不可忽视的状态,为了得到良好的控制,逐渐从炉管(furnace)这种一次处理多片的制程,转成快速升降温氧化(rapid thermal oxidation)加上电浆(plasma)掺氮的单片制程。掺氮的栅极氧化层(nitride o姑de)能有效提升介电常
数,同时抑制漏电流,然而电浆掺入的氮极不稳定,制程设计上必须要能更加严密监控,才能达到均一性的要求。
MOSFET的电性参数控制对集成电路甚为重要,然而也受制程的影响最多。就栅极氧R0502053S化层而言,如何在降低有效氧化层的厚度(effective o茹dc thickncss)、抑制氧化层的漏电流(leakage)、保持通道内载流子的迁移率(mobility)、可靠性(Gate O疝de Integrity,G()I)之间达到平衡一直是重要的课题;在运用上,高压器件必须能承受高电压,闪存对电子在氧化层中穿过发生的可靠性要求很高,而逻辑制程则是必须兼顾效能和漏电流。
栅极氧化层以在硅基材上氧化生成的氧化硅(Si()2)为主,期望能达到最佳的载流子移动率和可靠性要求;有些应用则会使用上化学气相沉积(CVD)的氧化硅或其他材料。制程微缩的过程中不断追求更薄的栅极氧化层以达到更高的电容值,但这也换来其中的漏电流不断上升。氧化层在40nm以下漏电流已到不可忽视的状态,为了得到良好的控制,逐渐从炉管(furnace)这种一次处理多片的制程,转成快速升降温氧化(rapid thermal oxidation)加上电浆(plasma)掺氮的单片制程。掺氮的栅极氧化层(nitride o姑de)能有效提升介电常
数,同时抑制漏电流,然而电浆掺入的氮极不稳定,制程设计上必须要能更加严密监控,才能达到均一性的要求。
上一篇:MOs电性参数
上一篇:栅极制程对MOS电性参数的影响
热门点击
- 互连层RC延迟的降低
- Cu CMP产生的缺陷
- 俄歇电子
- 热点检测失效定位
- 先进工艺对Cu cMP的挑战
- 相位衬度
- 应力记忆技术的刻蚀
- 具有高MEEF的图形会减少全芯片的工艺窗口
- 失效模式:白动测试(ATE)连续性/开路
- HCI的机理
推荐技术资料
- 自制经典的1875功放
- 平时我也经常逛一些音响DIY论坛,发现有很多人喜欢LM... [详细]