随着集成电路技术节点的不断减小以及互连布线密度的急剧增加,互连系统中电阻、电PT4115BSOH容带来的RC耦合寄生效应迅速增长,影响了器件的速度。图2.3比较了不同技术节点下门信号延迟(gate delay)和互连层RC延迟(RC delay)。在早期,栅致延迟占主导地位,互连工艺中的RC延迟的影响很小。随着CMOS技术的发展,栅致延迟逐步变小;但是,RC延迟却变得更加严重。到0.25um技术节点,RC延迟不再能够被忽略[:]。

   图2.3 不同技术节点下栅致延迟和互连工艺中的RC延迟

   降低RC延迟可以分别通过降低阻抗和容抗以达到目的。首先来考察与阻抗相关的相关参数

   R=ρL/A

   式中,ρ是导线材料的电阻率,A和L分别是与电流方向垂直的导线截面积和电流方向的导线长度。由于A和L是几何微缩过程中已经确定了的重要参数,降低阻抗R的最好的方法就是降低电阻率ρ值。在0.18um和0.13um技术节点,工业界引人了低电阻值的铜互连线来代替铝互连技术,铜互连将至少沿用到22nm技术节点。