由于涂胶或者衬底造成的问题一般局限于硅片内。

   CMOS器件对线宽均匀性的要求一般为线宽的±10%左右。对于栅极,一般控制精度为±7%,这是由于在0,18um节点以下的工艺中,一般在光刻后和刻蚀前都有一步线宽“修剪”(tom)刻蚀工艺,使得光刻线宽被进一步缩小为器件线宽,S399C或者接近器件线宽,一般为光刻线宽的70%。由于对器件线宽的控制为±10%,所以,对光刻线宽也就成了±7%。改进光刻线宽均匀性的方法有很多,如根据对曝光区域内的曝光均匀性的测量结果来对曝光能量分布在光刻机的照明分布上做一个补偿,这种补偿可以在两个层次上实现,可以补在机器常数(machine∞nstalrlts)中,这样对所有的照明条件都适用,也可以补在曝光子程序中(跟随着某一个曝光程序),那样,可以精确地针对某一个对均匀性要求严格的层次.

   也可以通过分析造成光刻线宽不均匀的根源来做出改善方案,如比较典型的一个问题是:由于硅片衬底上的工艺结构造成的高低差对栅极线宽均匀性的影响,如引文E6彐中论述的栅极层的局部线宽均匀性(I'ocal CD Va⒒ation,LCDV)会由于衬底的高低起伏变差,这种起伏如图7,28所示。