650V碳化硅MOSFET可降低75%的开关损耗和50%传导损耗
发布时间:2022/11/13 21:57:51 访问次数:313
新的15mΩ和60mΩ 650V AEC-Q101合格器件采用第三代Cree C3M MOSFET技术,提供比以前的解决方案更低的开关损耗和导通电阻。与硅相比,Wolfspeed的新型650V碳化硅MOSFET可降低75%的开关损耗和50%的传导损耗,从而使功率密度可能增加300%。更高的效率和更快的开关速度使客户能够设计出具有更高性能的更小解决方案。
电源设计人员在使用碳化硅时可以在其产品中实现最高效率,使他们能够从相同的外形尺寸中获得更多的功率,从更小的外形尺寸中获得相同的功率,或者最大化功率密度以减小尺寸、重量或成本。碳化硅衬底的特性是绝对关键的。
IC在现场使用时不能承受更高的瞬态事件。为防止最终客户损坏IC,产品设计人员使用基于IEC 61000-4-2(ESD)的系统级ESD测试方法在产品发布前对其进行验证。ESD空气放电和ESD接触放电是常见的ESD测试方法。此外,设计人员还可根据IEC 61000-4-5进行EOS测试,以模拟电源开关浪涌或雷电偶。
换句话说,产品仍然会经过严格的测试,但芯片的鲁棒性比以前弱了。在器件中添加有效的外部钳位元件成为一项基本而重要的设计。
SiC二极管的零反向恢复电流使SiC能够替代Si快速二极管。由于LLC的软开关拓扑结构,一个600V的硅二极管在输出侧就足够了。在这种情况下,Vf比开关性能更重要。
在产品工程阶段进行了IEC61000-4-2的静电保护测试和IEC61000-4-5的浪涌测试,引入了苛刻的浪涌条件进行模拟,以确保产品能够很好地应对可以在用户使用产品的环境中扔给它。
来源:eefocus.如涉版权请联系删除。图片供参考
新的15mΩ和60mΩ 650V AEC-Q101合格器件采用第三代Cree C3M MOSFET技术,提供比以前的解决方案更低的开关损耗和导通电阻。与硅相比,Wolfspeed的新型650V碳化硅MOSFET可降低75%的开关损耗和50%的传导损耗,从而使功率密度可能增加300%。更高的效率和更快的开关速度使客户能够设计出具有更高性能的更小解决方案。
电源设计人员在使用碳化硅时可以在其产品中实现最高效率,使他们能够从相同的外形尺寸中获得更多的功率,从更小的外形尺寸中获得相同的功率,或者最大化功率密度以减小尺寸、重量或成本。碳化硅衬底的特性是绝对关键的。
IC在现场使用时不能承受更高的瞬态事件。为防止最终客户损坏IC,产品设计人员使用基于IEC 61000-4-2(ESD)的系统级ESD测试方法在产品发布前对其进行验证。ESD空气放电和ESD接触放电是常见的ESD测试方法。此外,设计人员还可根据IEC 61000-4-5进行EOS测试,以模拟电源开关浪涌或雷电偶。
换句话说,产品仍然会经过严格的测试,但芯片的鲁棒性比以前弱了。在器件中添加有效的外部钳位元件成为一项基本而重要的设计。
SiC二极管的零反向恢复电流使SiC能够替代Si快速二极管。由于LLC的软开关拓扑结构,一个600V的硅二极管在输出侧就足够了。在这种情况下,Vf比开关性能更重要。
在产品工程阶段进行了IEC61000-4-2的静电保护测试和IEC61000-4-5的浪涌测试,引入了苛刻的浪涌条件进行模拟,以确保产品能够很好地应对可以在用户使用产品的环境中扔给它。
来源:eefocus.如涉版权请联系删除。图片供参考