还可采用金属板材拼接、螺装成型等结构。这几种结构加工简单,成本低, M4A5-64/32-10JNC在屏蔽要求不太高时也经常采用。

   电路板上关键元器件需要屏蔽时,也可用薄钢板(或铝板、镀锌铁板)围成框架或小屏蔽罩直接固定在电路板上进行屏蔽。

   对数字逻辑电路板而言,应尽量选择满足电路工作的最低时钟频率作为时钟工 作频率。对于时钟发生电路,其供电电源要做好去耦处理,去耦电容通常由10uF 的电解电容与一个1~1011F的陶瓷电容组成,优选贴片电容,去耦电容尽量在靠近时钟发生IC的电源和地引脚处放置,这样能使其构成的电源去耦环路面积最小。

   由于有源晶体振荡器通常对外干扰比较大,时钟电路的振荡器尽量选择无源晶体振 荡器。所选择的晶体振荡器的金属外壳应以最短路径与时钟发生E的接地引脚连接。

   时钟发生器输出的时钟上升、下降沿一般均很陡峭,并含有大量的高次谐波, 必要时可在时钟发生器输出端口连接RC滤波器来抑制时钟输出的高次谐波分量, 电阻可在30~50Ω范围内选择,以同时满足阻抗匹配的要求。电容选贴片陶瓷电 容,其大小与输出的时钟频率相关,以不影响电路正常I作为限,一般在几到几十 皮法之间。

   由于屏蔽盒存在安装面(屏蔽盖)的缝隙,可能造成电磁骚扰泄漏。要减少泄漏,可以采用增加缝隙深度或增加装配面处构件强度的方法。对于屏蔽要求较高的设备,可以采用双层屏蔽盖方式。对于多腔体屏蔽盒结构,为了避免各腔之间互相干扰,可在各腔体上加屏蔽盖后,再在外面加总屏蔽盖。

   无论是IC、PCB,还是整个系统,时钟电路是影响EMC性能的主要因素。时钟电路通常是数字逻辑电路最主要的骚扰发射源,数字逻辑电路板的大部分骚扰都与时钟频率及其高次谐波有关。因此,无论电路还是PCB设计,都应该考虑时钟电路有效布置以降低骚扰。合理的地线、适当的去耦电容和旁路电容能有效减少时钟电路引起的辐射。