时钟电路的PCB走线非常关键,所以应做好元器件的布局,从而使时钟走线最短, M51V18165D-60同时保证时钟线尽量在PCB的一面布线而不通过过孔。当一个时钟必须经过一段长长的路径到达许多负载时,可在负载旁边安装一个时钟缓冲器,这样长轨线(导线)中的电流就小很多了。用于时钟分配的高阻抗缓冲器有助于减小时钟信号的反射和振荡。这里,相对的失真并非重要,长轨线中的时钟沿应尽量圆滑,甚至可用正弦波,然后由负载旁的时钟缓冲器加以整形即可。该技术是一种频率调制技术,通过使时钟的频率围绕中心频率在一定范围内抖 动,将原来中心频率点的能量扩展到一定频率范围,使得中心频率点的平均能量得 以降低,但在任意时间点的时钟信号的峰值没有任何下降。由于该技术并非真正减 小了时钟的瞬时发射强度,对一些快速反应设各仍可能产生同样的干扰。因此,若 没有其他保障措施,扩展频谱时钟可能不适用于严格时间要求的通信网络或其他电 路中,如以太网、光纤、FDD、ATM和ADSL等。

    绝大多数来自数字电路发射的问题是由同步时钟信号引起的。采用非同步逻辑电路将大大降低此类发射量,同时也可获得真正的扩频效果,而不只是集中在时钟 及其谐波上产生发射。

   随着电子技术的快速发展,数字逻辑电路板的时钟频率越来越高,现在的微处理器的内部时钟频率已高达5GHz,其高次谐波可达数十吉赫兹,对这类时钟干扰,采用传统的时钟骚扰抑制技术基本上作用甚微。这样就促使产品开发人员去寻找一种更有效的方法来抑制此类高频时钟的骚扰,使其符合EMC检测标准要求。时钟频谱扩展技术是一项能够减小时钟骚扰发射的新技术。这种技术对数字电

路中的时钟频率进行1%~2%的调制,使其时钟能量扩展到一定频率范围内,使得在CIsPR或FCC发射测试中的骚扰幅度显著降低。而较高频率的时钟谐波分量扩散到更宽的频率范围内,使得幅度降低效果更明显。所测的发射减小量取决于频率展宽的相对范围测试接收机的带宽和积分时间常数。通常情况下,使用该技术后,EMI

测量接收机测得的骚扰发射降低效果可达7~⒛dB。是一个时钟及其谐波频率发射改善的示意图。这种方式有一点投机之嫌,但该项技术已被FCC所接受,并在世界范围内广泛应用。