晶边刻蚀是指采用千法刻蚀去除晶圆边缘处所不需要的薄膜,它首先出现于2007年初,LAM公司出产的2300C()RONUS是关键的晶边刻蚀机之一。HCNR201-000E由于在65nm及以下I艺节点,晶圆的边缘在半导体制造中成为良率限制的主要来源之一,从而引起了广泛地关注。从晶圆边缘转移的各种缺陷,成为良率的主要杀手。在器件制造过程中,薄膜沉积、光刻、刻蚀和化学机械抛光之间复杂的相互作用,在晶圆的边缘造成了不稳定的薄膜堆积,在后续的I艺步骤中,这些薄膜的部分或者全部可能产生缺陷,而这些缺陷会被转移到晶圆的器件区域。因此,在器件制造过程中,有效地去除这些在晶圆边缘处堆积起来的薄膜,可以减少缺陷,得到更高的器件良率。除了从晶圆边缘剥离掉薄膜,金属沾污也需要晶边刻蚀,这时为了避免在生产线上的金属沾污,并且只能采用干法刻蚀,因为湿法是不可控的,特别是对新型的高虑材料。

  在晶边刻蚀中,遮挡盘用来实现除去晶边边部分(最大到1mm宽)。警上升。除了先进的设备控制(AEC),以wafer_to-wafer和loH⒍l°t控制为特征的先进刻蚀工艺控制(APC),也是满足更为苛刻的I艺要求所必不可少的手段。AEC和APd32Jr在半导体制造业中讨论了十多年,设备数据的利用已经成熟到能够获得预期的利益。在21世纪初期,IBM公司为APC项目投资2百万美元,量产时间改进了50%,计划外的停机时间减少了~9ll%,从而节省了2千万美元。Motorola公司在其主动CD控制(ACDC)项日中,通过调节lot t∝lot的曝光剂量,也获得了增加收人2百万美元/周/千片晶圆的结果。然而,过去的十年间,在IC制造业中,无论是前馈控制模式,还是反馈控制模式,APC仍然被限制在wafer-10-wafer控制阶段,除了刻蚀固有的复杂过程外,其部分原因是由于无干扰的可靠监测方法发展过于缓慢。

   显示的是基于不定形碳掩膜多晶硅栅刻蚀的前馈控制示意图。由于最终栅CD是一个决定CMOS器件特性的关键参数,它的控制激发r21世纪初期APC的应用。在过去的十年中,APC在刻蚀领域在无干扰监测OCD的辅助下,已经扩展到浅槽隔离刻蚀、侧墙刻蚀和接触孔刻蚀。控制的日标包括CD、侧墙角度和深度。几乎所有的APC应用为了实用,都依赖于单输人单输出模式。后道工艺控制至少在65nmェ艺节点还没有开始,前馈控制的目的是克服输人的ADI CD变化或者任何其他的可探测的输人晶圆的不确定性。如图8.58所示,简单的线性关系可以通过以ADI CD变化和工艺时间为因素标准试验设计的方法,在任何前四步中得到验证。这种线性关系可以作为控制算法嵌人到刻蚀机中,刻蚀机可以根据传来的ADI CD自动地优化刻蚀时间,ADI CD可以由独立的或者一体化的监测机台来提供。l'AM公司的导体刻蚀机从其⒏arT系列就已经具备了这样的功

能。除了从ADI CD来的不确定性外,衬底变化的影响,像浅槽高度、AA宽度,也是不容忽视的。衬底的不确定性引起了主刻蚀时间和过刻蚀步骤中刻蚀速率的变化,前者关系到终点曲线探测周期的变化,后者与多晶/氧化物界面的氧化有关。遮挡盘比晶圆本身小几个毫米,可以保护晶圆的绝大部分不被刻蚀。图8.57(b)显示的是可能的缺陷源,在晶圆边缘较低的等离子密度容易引起聚合物在晶边的顶部和底部表面积累,这种聚合物常常由碳、氧、氮、氟组成。而且,来自不同的刻蚀I艺的多层聚合物能够形成强而黏的有机键,这些键在后续的工艺步骤中将变弱。因此,从理论上讲,所形成的这些聚合物层在后面的处理过程中将会剥离或脱落,ILD残余物主要来自不良的光刻去边(EBR),通常在晶圆边缘的顶部,ILD沉积和刻蚀生成的聚合物可以在标准的刻蚀工艺中除去。然而,二者在晶边底部时就不能被除去,形成可能的脱落源,导致缺陷生成。从晶圆的边缘起,晶边刻蚀最大的距离是0,9mm,这在光刻去边的限制范围内。通常在晶边刻蚀中,C02被用作聚合物去除,NF3被用作介质去除。前者是被设计用来避免可能的低虑损伤,在晶边刻蚀中一个要考虑的问题是处于后端I艺的晶圆可能会遭遇电弧放电,这个问题可以通过在晶边刻蚀中优化压力、功率和化学气体,在晶圆上得到较低的RF电斥而被消除。