现代数字集成电路(IC)较常使用CMOS工艺制造。CMOS器件的静态功耗很低,但是在高速开关的情况下,CMOS器件需要电源提供瞬时功率, M4A5-32/32-10JNC高速CMOS器件的动态功率要求超过同类双极性器件(πL)。因此,必须对这些器件加去耦电容以满足瞬时功率要求。

   对于同时使用T咒和CMOS器件的混合逻辑电路,由于其不同的开关/保持时 间,会产生时钟、有用信号和电源的干扰。为避免这些潜在的问题,最好使用同系 列的逻辑器件。由于CMOS器件的门限宽,现在大多数设计者都选用CMOs器件, 因此微处理器的接口电路也优选这种器件。

   需要特别注意的是,未使用的CMOS输人引脚应该接地线或电源。在微处理器 (MCU)电路中,会来自没连线或终端匹配的输入脚,导致MCU会执行错误的 代码。

   IC有多种封装结构,对于电子元器件,引脚越短,电磁干扰越小。表贴器件有更小的安装面积和更低的安装位置,由安装引入的分布参数更小,所以有更好的EMCJ眭能,因此应首选表贴器件,甚至直接在PCB上安装裸片。

   引脚排列也会影响EMC性能,从模块中心连到IC引脚的电源线越短,它的等效电感越小。IC的ⅤCC与GND之间的去耦电容距离IC越近越有效,且IC的ⅤCC与GND之间距离越近,则与去耦电容围成的环路面积越小,因此去耦效果就越好。

   对于高频电路,辐射是其主要的干扰途径,所以在设计时,通常加屏蔽盒进行屏蔽,抑制辐射干扰传播。

   屏蔽盒的腔体一般可以采用厚的金属块直接车、铣加工出内腔,这样屏蔽腔体不存在接缝,各处密度相同,屏蔽效能最佳。它的成本较高、加工工艺较复杂,但其腔体结构可以按需要加工,特别适用于多腔结构,应用起来比较灵活,因此普遍应用于高频,特别是微波频段的电路屏蔽。

   对适用于频率较低且屏蔽要求不太高的屏蔽盒,可以采用金属型材围框成型,其搭接处一般采用涂导电胶或铆装。现在也可采用铝钎焊,这样可避免存在接缝和铆接处氧化造成的屏蔽效能下降。