晶振、晶体和所有的应用时钟的电路(如Buffer、驱动器等,这些器件通常也具有高速、高边沿速率特性)放在一个局部地平面上是一种降低晶振、TFP410PAP晶体等时钟电路共模辐射的一种简单而有效的方法。局部地平面是PCB上的一片局部敷铜,它通常在PCB的器件(表层)面通过晶振的地引脚和至少两个过孔直接连接到PCB内部的主地平面上。除此之外,时钟驱动器、缓冲器等必须邻近振荡器放置。局部地平面应该延伸到支持逻辑电路的下面。晶振下的局部地平面实例如图6.108所示。

   注意:局部平面所在的区域不要布信号线

   图6,108 晶振下的局部地平面实例

   在时钟产生区域下面放置局部地平面的主要原因是:在晶体和时钟电路下面的局部地平面可以为晶体及相关电路内部产生的共模RF电流提供通路,使RF场控制在较小的范围内从而使RF发射最小。为了承受流到局部地平面的差模RF电流,需要将局部地平面与系统中内层的其他地平面多点相连。将表层局部地平面与PCB内部的主地平面通过低阻抗的过孔相连。有时为了提高局部地平面的性能,将时钟产生电路靠近机壳地的连接点放置,会有更好的效果。

   同时应当避免有穿过局部地平面的布线,否则将破坏局部地平面的作用。如果有布线穿过局部地平面,将引起局部地平面的不连续,产生小地环路电位。在较高的频率范围内,这个地环路会带来一些问题。