电容值大小对电源去耦效果的影响

   【现象描述】

   时钟驱动芯片××38",很多数字电路硬件开发工程师都很熟悉,就是这个东西(本案例中是3.3Ⅴ供电),M25P28V6G在某一设备的电路上工作时,发现其电源引脚上用示波器测试到的波形如图5.11所示。

   从图5.11中可以看出,波形的峰一峰值为1,8Ⅴ,频率接近100MHz,显然不符合电源质量的要求(通常要求为5%)。电源噪声苜接影响着电源平面和地平面的完整性,对所在系统的共模辐射也有很大的影响。PCB上信号的共模辐射模型如图5.12所示。从高频角度考虑,参考平面(包括地平面和电源平于回流导体,可能有任何频率大小的电压。这个于差模电流JDM在印制线下面的参考平面上会产

模电压降%M,如图5.⒓所示。这个电压激励大构,产生共模电流几M。例如,通过低阻抗连接面的电缆屏蔽层上的共模电流。