电路设计者要根据需要采用合适的方法对阈值电压Vm源极不接地的情况的变化加以补偿阈值电压的作用:在栅极下面的si区域中形成反型层,克服s⒑2介质上的压降。M0310YH350降低阈值电压的措施包括降低衬底中的杂质浓度;采用高电阻率的衬底、减小s⒑2介质的厚度兔x。

   减小E的同时降低电源电压‰s,而降低电源电压的关键是降低开启电压Kh。表9.1所示为开启电压Kh和电源电压吒s的演变历史和趋势。

   如果沟道太窄,〃太小,那么栅极的边缘电场也会引起si衬底中的电离化,产生附加的耗尽区,从而引起阈值电压的增加。

   漏感应势垒降低(DIBL)效应

   当￡减小、‰s增加时,漏源耗尽区越来越接近,引起电场从漏到源的穿越,使源端势垒降低,从源区注入沟道的电子增加,导致漏源电流增加。通常称该过程为漏感应势垒降低,简写为DIBL(Drain-Induccd BaⅡicr Lowering)。显然,对于给定的‰s器件,￡越小,DIBL越显著,漏极电流的增加越显著,以致器件不能关断。所以,DIBL效应是对MOS器件尺寸缩小的一个基本限制。