高集成度电路的发展需要更小的特征图形尺寸与更近的电路器件间距。 AD669AR热扩散对先进电路的生产有所限制。5个挑战分别是横向扩散、’超浅结、粗劣的掺杂控制、表面污染的干涉和位错的产生。横向扩散不仅发生在淀积和推进，并且每次晶圆受热到可以发生扩散运动的温度范围内扩散都会继续，如图11. 19所示。电路设计者必须给相邻区间留出足够的空间，以避免横向扩散后各区间的接触短路．，对于高密度电路的积累效果可能是在很大程度上增加了管心的面积。高温的另外一个问题就是晶体损伤。每次晶圆被升温、降温都会发生位错导致的晶体损伤。高浓度的此种位错可能导致漏电流引发的器件失效。先进工艺程序的目的之一就是减小热预算( thermal budget)以减弱这两个问题。

   MOS晶体管的发展产生了两个新的要求：低掺杂浓度控制和超浅结。高效MOS晶体管要求栅区的掺杂浓度小于l0'5原子／CI112。然而，扩散工艺很难实现这一级别上的一致性。为r实现高封装密度而按比例缩小的晶体管，也需要源漏区的浅的结深。4。结深已经不断地减小，预计在2016年达到亚10 nm的结i5。