提高4层板EMC性能的最简单的方法之一就是使信号层尽可能接近平面(≤0. OlOin)， LM18293N而在电源和接地平面之间用一个大芯层(≥0.040in)，如图16-13所示。这有三个优点，几乎没有缺点。

    图16 -13改进的4层板的层间距。这种结构满足6个目标中的两个

   第一个优点是信号回路面积更小，因此产生更少的差模辐射。对于0. 005in的间距（迹线层到平面层），与等间距的结构相比，信号回路面积将减少为原来的四分之一。因为差模（回路）辐射与回路面积成正比，所以与等间距的叠层相比，不需要额外的成本，差模辐射可减少12dB。

   第二个优点是信号迹线与接地平面之间的紧耦合减小了接地平面阻抗（电感），从而减少了与电路板相连的电缆的共模辐射。图10-19中的实验数据表明，当间距从0.020in变为0. 005in时，平面电感将从犬约0.13nH／in减小为0.085nH／in。电感减小35%。由于流经接地电感的差模逻辑电流产生接地噪声电压，接地噪声也同样减小35%。这个电压是电缆上共模电流的激励电压，因此，电流也将以这个比例减小。电缆的辐射与电缆中的共模电流成正比；所以电缆辐射也会同样减少35%，或者稍小于4dB。

   第三个优点是迹线与平面之间的紧耦合将减少相邻迹线间的串扰。对于固定的迹线与迹线间距，串扰正比于迹线高度的平方+（式（10-15））。因此，当迹线高度从0.020in减小到0.005in时，串扰将减少到原来的1/16(或24dB)。这是一个在4层PCB上减少辐射和串扰的最简单、成本最低也最容易忽视的方法之一。图16-13中的结构满足目标1和目标2。

   如果图16-12或图16-13所示的电源平面被分割以提供不同的直流电压，那么重要的是限制底层信号层上的布线以使迹线不跨越平面上的缝隙。如果一些迹线必须跨越缝隙，拼接电容应靠近迹线跨越缝隙的位置，以提供一个低阻抗的返回电流路径。