由于差动输入部分FET的漏MSP430F169IPMR极一源极间电压出现了大的差值（栅极接地部分使用的两个FET的VGS差值原封不动地变成差动输入部分漏极一源极间电压的差值），差动输入部分的输入电容Ci。。出现了大的差值，在高频范围CMRR（共态抑制比，表征能够在多大程度上排除加到两个输入端上的同一信号成分的特性）将变坏。
    当然，如图6.19所示，使用晶体管的基极接地也能够使差动放大电路栅一阴放大连接自举化。不过所说明的那样，偏置电路将变得复杂化。
    电路中，为了提高电路的输入阻抗，采用JFET的差动放大电路。而使用JFET能够使晶体管的差动放大电路栅一阴放大连接自举化。
    图6.20是一例晶体管差动放大电路的栅一阴放大连接自举化。这种场合栅极接地使用的JFET如果是单片双FET器件会更好些。