TLV2254QDR发器构成,它们的时钟脉冲信号端C1均与系统时钟脉冲信号CP直接相连。每个状态变化由时钟脉冲信号上升沿触发,它们的输出分别是S0、S1、s2和S3,初始状态由ReseJ端设置,ReseJ接至触发器FF。的S端和触发器FF1、FF2、FF3的R端,以保证初始状态s0=1,sl、s2、S3均为0。

交通灯控制单元及输出电路,第一个语句的条件控制语句表达式的含义是,在s0=1状态下,若rL・s=1时,定时器C清零,并在下一个时钟脉冲上升沿来到时,转向执行第二个语句。它所对应的硬件电路所示,0°=1,TL・s=1,G2门输出为1,使得FF1的输人端D为1,在下一个时钟脉冲上升沿来到时,51变为1;

若TL・s=0时,则在下一个时钟脉冲上升沿来到时仍执行本语句。此时对应的硬件电路图中,G门输出为1,因而G3门输出1,使得FF。的输人端D保持为1,则FFO的输出保持为1。其他语句类推。当执行到第四个语句后,若满是条件u=1,则在下一时钟脉冲上升沿来到时又回到第一个语句。在4种状态下,如果状态转换条件得到满足时,控制单元发出sT信号.

寄存器传输语言,用Ⅴerilog HDL描述一个完整的数字系统。数字系统的HDL描述可以在结构级或行为级进行,行为级又可分为寄存器级或算法级。因此,对数字系统的描述可以分为结构级描述、寄存器传输级(RTL)描述和基于算法的行为级描述。

结构级描述是最底层、最详细的描述。它是根据具体物理元件以及它们之间的连接描述系统。这些元件包括门、触发器及选择器、计数器等标准部件。描述过程首先是将系统划分为多个不同功能的模块,然后用HDL描述每个功能模块,最后将所有这些底层模块组合起来构成顶层模块,即完成了整个系统的设计。

寄存器传输级描述是根据寄存器要完成的操作,以及操作的顺序来描述系统。这种类型的描述是用过程语句说明各种操作的关系,不涉及具体硬件电路结构。但是,寄存器传输级描述隐含了寄存器的硬件电路结构,可以用标准部件实现系统。

基于算法的行为级描述是最抽象的。用类似于编程语言中的过程算法形式描述系统的功能,不涉及任何的硬件电路实现。因此,这一层设计的某些描述不能被开发软件综合成具体结构形式。这种行为级描述适合于复杂数字系统的仿真,用来证明设计是否正确。

下面我们将通过实例介绍数字系统的结构级和RTL级描述,交通灯控制系统的Ver"og HDL描述

寄存器传输级描述,交通灯控制系统的传输级HDL描述分为4部分,如所示。第一部分定义了系统的输入、输出、所用的寄存器。其输人信号为时钟CLK、传感器s和复位信号REsET。输出有主干道和支干道信号灯HG、HY、HR及FR、FY、FG。第二部分说明控制单元工作的时序关系。控制寄存器有4个状态,由两个D触发器构成,取不同二进制值表示,Nextstate表示D触发器的输出-Currentstate表示D触发器的输入。第三部分和第四部分说明处理单元中,寄存器的传输操作和输出。

控制单元的HDL描述是根据所示的状态图编写的。用两个a⒈ways语句描述其时序转换过程。第一个always语句说明两个操作过程:异步复位信号RESET使系统进人初态sO,系统状态转换是在时钟CLK的上升沿进行的。第二个always语句是由case多路分支语句描述的逻辑电路,说明由现态到次态的转换条件。例如,现态是SO,如果T1・s=1,则下一个CLK的上升沿转到S1状态。如果T1・S=0,则保持在SO状态。

深圳市唯有度科技有限公司http://wydkj.51dzw.com/