FIFO sRAM多用来做数据缓冲器,特别适合用于需要长时间、不间断、高速数据采集的缓冲器。

与ROM类似,SRAM也有串行结构。由于串行SRAM芯片减少了引脚数,所以可以做得非常小,通常用在速度要求不高,而体积要求非常小的系统中。

同步静态随机存取存储器，sSRAM的基本结构及工作原理，随着各种数据密集型应用(例如互联网中的交换机、路由器、服务器,以及通信领域的无线基站和测试设各等)对速度要求的不断提高,RAM和其他大规模及超大规模集成电路(例如Inte1的奔腾处理器)一样,近些年也得到快速发展,同步静态随机存取存储器(sSRAM②)是在SRAM基础上发展起来的一种高速RAM。sSRAM与SRAM最主要的差别是,前者的读写操作是在时钟脉冲节拍控制下完成的。因此,sSRAM最明显的标志是有时钟脉冲输入端。为便于区别,上节介绍的SRAM也称为异步SRAM(即ASRAM)。

sSRAM的基本结构如图7.2.5所示。由图中可以看出,sSRAM中除了有与SRAM类似的电路外,还增加了地址寄存器、输人寄存器、读写控制逻辑电路和丛发③控制逻辑电路。其中,地址寄存器用来寄存地址线上的地址;输人寄存器用于寄存数据线上要写人的数据;读写控制逻辑电路内部也有寄存器,可以寄存各种使能控制信号,并将它们进行逻辑运算,生成最终的内部读写控制信号;丛发控制逻辑电路中包含一个2位的二进制计数器(也称为丛发计数器),地址码的最低2位且IA。经过该电路后再输出。除输出使能控制信号0E外,所有输人均在时钟脉冲CP的上升沿被取样。

ADy是丛发使能控制信号,低电平时为一般模式读写,反之则采用丛发模First-in Firstoout的缩写。系synchronous static Random Access Memo,的缩写。系Burst的译称,快速连续发生。此处指只要给出首地址,便可在CP作用下连续读/写若干个地址单元的数据。