HN16FS2001D图题5.2,3所示锁存器的E、R、s端的输人信号波形如图题5,2.4所示,试画出Q和Q端的波形,设初态Q=0ˇ

若图5,2,8(a)所示电路的初始状态为0=1,E、s、R端的输人信号如图题5.2.5所示,试画出相应Q和0端的波形。

试用1片八D锁存器74HC373设计一个能锁存2位BCD码信号的锁存电路。假定三态输出使能端OE=0,锁存器原输出G Q6osQ4=1001(9D),Q3020l O。=0100(4D),而输人为D7D6D含D4=1001(9D),D3D2DID()=0101(5D),画出锁存器锁存新数据前、后使能端IE应输人的波形和相应0。的波形。

触发器的电路结构和工作原理,触发器的逻辑电路如图题5.3,1所示,确定其属于何种电路结构的触发器并分析工作原理。

触发器的逻辑电路如图题5.3.2所示,确定其应属于何种电路结构的触发器。

触发器的逻辑电路如图题5,3.3所示,确定其应属于何种电路结构的触根据对图5.3.7的电路分析,列出其功能表。

图5.3.5的维持阻塞D触发器在D=1时保

图5,3,7中触发器电路的动态特性参数为15 ns。画出这种触发器的定时图。

5.4 触发器的逻辑功能,持时间莎H为零,分析其原因。

上升沿触发和下降沿触发的D触发器逻辑符号及时钟信号CP(CP)和D的波形如图题5,4.1所示。分别画出它们的Q端波形。设触发器的初始状态为0。

逻辑电路如图题5.4,4所示

电路如图题5.4.5所示,设波形,试画出在CP作用下,φ。、φ1、φ2各触发器的初态为0,画出在CP脉D和φ3的波形。

试用卡诺图化简表5.4.2表达的逻辑关系,并将结果与式(5.4.2)核对。

设下降沿触发的JK触发器初始状态为0,CP、J、K信号如图题5.4.3所示,试画出触发器Q端的输出波形冲作用下Q端.