XC1701LPC组合逻辑电路和锁存器、触发器的基础上,讨论时序逻辑电路。在第4章所讨论的组合逻辑电路中,任一时刻的输出信号仅仅由该时刻的输入信号fF决定,而时序电路在任一时刻的输出信号不仅与当时的输入信号有关,而且与屯路原来的状态有关。也就是说,时序电路中除具有逻辑运算功能的组合电路外,还必须有能够记忆电路状态的存储单元或延迟单元,这些存储或延迟逻辑单元主要由第5章所讨论的锁存器或触发器来实现．

本章首先介绍时序逻辑电路的基本概念,然后重点讨论这和电路的分析与设计方法,以及逻辑设计中常用的典型时序集成电路,最后通过实例简要介绍用Verilog描述时序电路的方法以及时序可编程逻辑器件。

日常生活中,时序逻辑的实例并不鲜见,例如楼房电梯的控制便是一个典型的时序逻辑问题。电梯的控制电路需要根据电梯内和各楼层入口处的按键信号,以及电梯当前的状态来决定电梯的升降,同时将电梯当前所处楼层信号输出到电梯内外。这里,按键信号和所到达的楼层信号是时序逻辑的“输入信号”,升降信号和到达楼层的显示则是其“输出信号”。显然,控制电路中必须具有存储单元,以记忆当前电梯所在的楼层。可以定义电梯目前所处楼层为现在的状态,简称“现态”,将要到达的楼层为下一个状态,简称“次态”,楼层的变换即为“状态转换”。由于电梯的升降不仅取决于当前各按键的输人信号,而且取决于电梯运转的历史状态,例如电梯是从更低的楼层升上来的,若这时电梯内已有人按下更高楼层的按键,或更高的楼层有人召唤,电梯则应向高一层转换其状态而暂时忽略电梯内要求下楼的按键输入或低楼层的召唤信号。这种确定电梯状态如何转换的信号称为“激励信号”。

诸如上例中的输人信号、输出信号、激励信号以及现态、次态及其状态转换的关系是时序逻辑电路研究的主要内容。