都设计了若干译码输出端供后续扩展用
发布时间:2016/7/8 20:46:49 访问次数:406
由译码器来实现存储器扩展,其线路H7ET-N连接非常灵活,地址范围也相应地变化,这可以根据实际情况来设计,在单片机的y0扩展中,其V0地址的确定也是这样来设计的。
在应用系统中,考虑到系统的扩展需要,都设计了若干译码输出端供后续扩展用,这时译码输出端往往是一个地址范围。由于51单片机存储器与yo是统一编址的,所以译码输出端可以作为存储器的片选信号,也可以作为〃o端口的选择信号,表2.6是图2.19中⒕Ls138各输出端的地址范围。
若设计中A15~A10与TZILs138的连接不一样,其地址范围就相应地发生变化,如A15经过一个非门接到G1,A14与A13相与非后接到G2A,G2B接地,其他连接不变,则要想使〃Ls138工作,则A15=0,A14与A13同时为l,Y0输出地址范围为ω0OH~63FFH,其他输出端地址范围同理,请读者自行分析。
由译码器来实现存储器扩展,其线路H7ET-N连接非常灵活,地址范围也相应地变化,这可以根据实际情况来设计,在单片机的y0扩展中,其V0地址的确定也是这样来设计的。
在应用系统中,考虑到系统的扩展需要,都设计了若干译码输出端供后续扩展用,这时译码输出端往往是一个地址范围。由于51单片机存储器与yo是统一编址的,所以译码输出端可以作为存储器的片选信号,也可以作为〃o端口的选择信号,表2.6是图2.19中⒕Ls138各输出端的地址范围。
若设计中A15~A10与TZILs138的连接不一样,其地址范围就相应地发生变化,如A15经过一个非门接到G1,A14与A13相与非后接到G2A,G2B接地,其他连接不变,则要想使〃Ls138工作,则A15=0,A14与A13同时为l,Y0输出地址范围为ω0OH~63FFH,其他输出端地址范围同理,请读者自行分析。
上一篇:存储单元和位数同时扩展
上一篇:只读存储器ROM
热门点击
- TDDB效应的击穿机制
- 轻掺杂源漏(LDD)
- 等比例缩小的3个规则
- 界面态的产生过程
- 低势垒高度的欧姆接触
- MOs管的实际版图
- MOsFET的阈值电压
- 说明动态RAM和静态RAM的主要区别
- 抗反射层
- 镍硅化物(NiSi)
推荐技术资料
- 硬盘式MP3播放器终级改
- 一次偶然的机会我结识了NE0 2511,那是一个远方的... [详细]