新材料和新工艺的引入导致了新的可靠性问题。为了尽量减少信号传输的延迟,130nm CMOS工艺中通过双金属镶嵌工艺引入了高电导率金属和低介电常数(低庀)材料,45nm工艺中引入更低介电常数的介质。 S606-50持续按比例缩小的互连给技术的开发和制造带来了越来越大的挑战。快速引入新的金属/介质系统的可靠性变得十分重要,对低庀介质材料,常规的方法是引入同质的多孔低庀材料,另一个方法是空气隙。它在低佬材料中加入更大体积的空气隙,以得到更低的有效佬值。低七材料必须要有足够强的机械强度,以便能够经历划片、封装和装配过程而不受到损坏。

   由于低庀介质材料的机械、电学和热学性能远远低于传统的二氧化硅材料,低肟介质材料的斜坡击穿电压和经时击穿TDDB(△mc Dcpendant Diclcc饣icBrcakdown)寿命,以及由低肟材料和高密度倒装芯片封装引起的新失效机理CPI(Chip Packagc IntcraGtion)己成为集成电路可靠性的制约因素。对于金属而言,由于铜的金属阻挡层或介质界面及晶粒边界处的电子散射,窄铜线的电阻率的上升速度越来越快。此外,需要使用非常薄的、保形的低电阻率阻挡层金属和铜集成在一起,以实现需要的低电阻率和良好的可靠性。

   由于传统的按比例缩小的材料解决方案无法获得足够的性能,因此近年来提出了一些新技术,如3D结构,包括密集节距硅通孔(Ⅱght RtGh Through SiliconⅤias,TPTsV)或空气间隙结构,采用新的设计和封装选择,这些创新技术给新的材料系统、工艺集成和互连可靠性等带来了严峻的挑战。