- XCS05-VQ100 GAL16V8的简单型工作模式2019/10/20 9:14:23 2019/10/20 9:14:23
- XCS05-VQ100结构控制位ACo,该位是公共控制位,与各OLMC(n)的AC1(n)位配合,控OLMC(n)中各数据选择器。结构控制位AC1共有8位。每个0LMC(九)均有单...[全文]
- PSN0503083数据选择器OMUX2019/10/20 9:09:05 2019/10/20 9:09:05
- PSN0503083反馈数据选择器FMUX,用于决定反馈信号的来源。根据控制信号ACO、处C1(刀)和AC1(而)的值,分别选择来自4路的不同信号反馈到与阵列的输人端。这4路信号是:地、相邻0L...[全文]
- IRKE320-08时序可编程逻辑器件中的宏单元2019/10/19 17:03:40 2019/10/19 17:03:40
- IRKE320-08例6,6,6//Moorestatediagram(Fig.6.6.1)moduleMoore~md1(Data,Q,CP,CR);...[全文]
- PSN0503083同步十进制计数器2019/10/19 16:49:23 2019/10/19 16:49:23
- PSN0503083非二进制计数器,例6.6,4描述了一个带有异步置零功能的同步十进制计数器。当清零信号CR跳变到低电平(由negedgeCR描述)时,计数器的输出被置零;否则,当CR=1,且使...[全文]
- MAX662CSA扭环形计数器2019/10/19 13:12:42 2019/10/19 13:12:42
- MAX662CSA这种连接方式可称为整体反馈清零法,其原理与M>Ⅳ时的反馈清零法相同。也可以用具有预置数据功能的集成计数器,采取整体反馈置数的方法构成二十四进制计数器,其原理...[全文]
- HA3-2625-5非二进制计数器2019/10/19 0:00:27 2019/10/19 0:00:27
- HA3-2625-5构成模216的同步二进制计数器。6.5.7I蛋16.5.16所示若干典型的时序逻辑集成电路计数使能引线名称16位计数状态输出端数据预置控制端,低电平有效计数使能端,高电平有效...[全文]
- TC74HCT7007AF-TP1输出O的变化与信号E2019/10/16 12:08:11 2019/10/16 12:08:11
- TC74HCT7007AF-TP1根据LE和0E的不同电平,74HC/HCT373可分为三种工作模式:使能和读锁存器(传送模式);锁存和读锁存器;锁存和禁止输出。表5.2.4所示为其功能表。...[全文]
- ADC-811MC移位寄存器2019/10/14 18:31:26 2019/10/14 18:31:26
- ADC-811MC如前所述,D锁存器在使能信号E为逻辑1期间更新状态,在图5.3.1(a)所示的波形图中以加粗部分表示这个敏感时段。在这期间,它的输出会随输人信号变化,从而使很多时序逻辑功能不能...[全文]
- SN74AUC245RGYR EN为芯片的使能信号2019/10/14 13:23:50 2019/10/14 13:23:50
- SN74AUC245RGYRten1p-1bitAddert12(A[2],B[2],tcmp[2],Suln[2],temp[3]);-1bltAdderu3(A[...[全文]
- PCI950PTⅩ射线照射器件2019/10/13 17:35:30 2019/10/13 17:35:30
- PCI950PTSIMOs管的结构及符号如图4.5,5(a)所示。它是一个N沟道增强型MOs管,有两个多晶硅栅极,控制栅gc和浮置栅gf。浮栅被绝缘的Sio2包围着。编程处理前,浮栅上没有电荷,...[全文]
- LA1F-31C25V-R 简化和变换逻辑表达式2019/10/12 20:54:53 2019/10/12 20:54:53
- LA1F-31C25V-R第三步,确定逻辑功能。分析真值表可知,输出最高位X与输入最高位A相等。当A为0时,输出y、z分别与所对应的输人B(C相同;而当且为1时,输出y、z分别是输人B、C取反。...[全文]
- RG1608P-1332-B-T5数字开关逻辑电路建模2019/10/12 17:53:51 2019/10/12 17:53:51
- RG1608P-1332-B-T5CMOs门电路的Verilog建模为了对数字开关逻辑电路建模,verilog提供了十多个内置的基本开关元件。关键词nmos、pmos分别定义了最基...[全文]
- FT6021D 两管漏源间的等效电阻2019/10/11 20:37:19 2019/10/11 20:37:19
- FT6021D当CMOs传输门用于模拟电路时,TN和TP的衬底分别接一5V和十5Ⅴ,输入信号的变化范围为一5~+5V。当CMOs传输门用于传输数字信号时,TN和TP的衬底分别接0V和+5Ⅴ,输人...[全文]
- GT80A20 三态输出缓冲电路2019/10/11 17:34:18 2019/10/11 17:34:18
- GT80A20三态(TSL①)输出门电路利用OD门虽然可以实现线与的功能,但外接电阻Rp的选择要受到一定的限制而不能取得太小,因此影响了工作速度。同时它省去了有源负载,使得带负载能...[全文]
- 8619440门电路的扇出数2019/10/10 20:48:31 2019/10/10 20:48:31
- 8619440延时一功耗积，理想的数字电路或系统,要求它既速度高,同时功耗叉低。在工程实践中,要实现这种理想情况是较难的c高速数字电路往往需要付出较大的功耗为代价。一种综合性的指标称为延时一功耗...[全文]
- SBC196NU40 低功耗和高速TTL器件2019/10/10 20:20:05 2019/10/10 20:20:05
- SBC196NU40目前使用的两种双极型数字集成电路是TTL和ECL系列。TTL是应用最早,技术比较成熟的集成电路,曾被广泛使用。大规模集成电路的发展要求每个逻辑单元电路的结构简单,并且功耗低。...[全文]
- 73800-2200 卡诺图具有循环邻接的特性2019/10/9 21:27:56 2019/10/9 21:27:56
- 73800-2200用卡诺图化简逻辑函数化简的依据，卡诺图具有循环邻接的特性,若图中两个相邻的方格均为1,则这两个相邻最小项的和将消去一个变量。例如,图2.2.6所示四变量卡诺图中...[全文]
- PAL16L10NM 反码与补码之间的关系2019/10/9 12:02:39 2019/10/9 12:02:39
- PAL16L10NM溢出,例1,3,8试用4位二进制补码计算5+7。解:因为(5+7)补=(5)补+(7)补0101=0101+0111+0111...[全文]
- 09420.99.01 十六进制数或人进制数2019/10/8 13:22:33 2019/10/8 13:22:33
- 09420.99.01例1.2.2将十进制数(37)D转换为二进制数。解:根据上述原理,可将(37)D按如下的步骤转换为二进制数由上得(37)D=(100101):。...[全文]
- 2SK3301 数字信号的传输波形2019/10/8 12:07:52 2019/10/8 12:07:52
- 2SK3301其中图1~1.2(a)所示的逻辑0表示低电平,逻辑1表示高电平。图1.1.2(b)所示为16位数据的波形。通常在分析一个数字系统时,由于电路采用相同的逻辑电平标准,一般可以不标出高...[全文]
热门点击
- 北斗卫星导航系统是中国自行研制的全球卫星
- 数字式万用表的各单元电路原理A/D转换器
- 段码(sEG)指令
- 线零序电流的首半波的幅值和极性
- 外接调频电压输入插座(VCF)
- 对NUS利用稳态基波量作为选线的依据
- 考虑到NUGS输电线路一般不长
- 晶闸管和续流二极管承受的正反向电压最大值
- 接触器KM的线圈通过其辅助常开触头的闭合
- 国家标准分类按照标准化对象
IC型号推荐
- DE56CP107AE4BLC
- DE56CP118KE3ALC
- DE56CP118ME3ALC
- DE56CP127AE4ALC
- DE56CP127AE4BLC
- DE56CP139AE3ALC
- DE56CP139AE3BLC
- DE56CP187BE5ALC
- DE56CV107AF4BLC
- DE56PC117LF4BLC
- DE56PC129KT3BLC
- DE56PC137AF5ALC
- DE56PC137BF5ALC
- DE56PC157CF5ALC
- DE56PC157DF5CLC
- DE56PC579LF3BLC
- DE56PC599LF3BLC
- DE56PC599LF3BLF
- DE56PC5B9EF1AQC
- DE56UA107AE4BLC
- DE56UA119AE4BLC
- DE56UA127AE4ALC
- DE56UA139AE4ALC
- DE56UA568AX1CQC
- DE56UA569AE3BLC
- DE-59-20
- DE-5C008
- DE5L
- DE5L60
- DE5LC
公网安备44030402000607
