(1)双D触发器CD4013。 LAD1S-DC24V该电路内包含两个结构相同的D触发器，所以称为双D触发器。双D触发器在电路中常常用来组成单稳态触发器、双稳态触发器、计数器和分频器等，在电路中应用十分广泛。

   CD4013为14引脚双列直插塑封结构。两个触发器各有一个时钟输入端：CP1和CP2，上升沿触发有效；各有一个数据端：Dl和D2;各有一个同相输出端Q和一个反相输出端Q;各有一个置位端S和一个复位端R，它们都是高电平有效。几种常用触发器的引角排列

图加图3 - 19 (a)所示。

   (2)双J-K触发器CD4027。双J-K触发器电路内包含两个结构相同的J-K触发器，如图3 - 19 (b)所示。

   J-K触发器用输入控制端J、K代替了D触发器的数据输入端D，因此，具备了连接成更多其他电路的条件，它既可以连接成D触发器，也可以连接成R-S触发器。

   J-K触发器CD4027有16引脚，除电源端VDD和接地端VSs为共用外，两个触发器的其余各端：CP、J、K、R、S、Q及Q均各自单独设置。

   (3)四D触发器CD4042。四D型锁存触发器电路内包含有4个锁存型D触发器，所谓锁存就是当我们在数据端输人数据后，当时钟端输入脉冲后，这个数据被传送到输出端并加以锁定，如图3 - 19  (c)所示。

   四D触发器CD4042还设有一个极性控制端，这个极性控制端设定该触发器在什么情况锁存；在什么情况下送数；在什么情况下先锁存后送数；在什么情况下先送数后锁存。

   为了决定电路的工作程序，CD4042还设置了一个极性控制端P。当P为低电平时，时钟脉冲的上升沿起数据锁存作用；时钟脉冲的下降沿起数据传输作用，即把输入的数据传送到输出端；当P为高电平时，时钟脉冲的上升沿起数据传输作用，时钟脉冲的丁降沿起数据锁存作用，即把输入的数据锁存起来。

   CD4042为16引脚双列直插扁平塑封结构。4个触发器各有一个Q输出端、一个迈输出端和一个数据端D。4个触发器共用一个时钟输入端CP，还有一个极性控制端P。