需要的接地噪声电压隔离的估算可以通过假定数字接地噪声电压为50mV（这是良好布线的PCB的典型值）获得。T9AS5D12-5同时假定将模拟接地噪声电压限制到5弘V可以满足要求。这两个数的比值是10 000：1或0.01%。这等于接地噪声隔离80dB，

   从前面的讨论以及表17-1可知，对于微带迹线，大部分返回电流将从迹线下方或迹线附近流过。如果数字迹线与模拟分区保持0. 25in或更远的距离，假设迹线距接地平面0. 005in(x/h的值为50)，那么99%的数字返回电流将保持在PCB的数字分区内。然而，仍然有少量的数字接地电流(<1%)在模拟接地平面中流过，如图17-12所示。如前一段所述，总数字接地电流的仅0.1%甚至0. 01%如果流过模拟接地平面就可能产生问题。0.01%或更少的电流需要电流衰减80dB或更多，而1%的电流等于仅衰减40dB。

   图17 -12在单一接地平面并且合理分区的板上，小部分(<1%)数字接地电流可能流过接地平面的模拟部分

   从表17-1中可以看出：模拟地与数字迹线的隔离，x/h超过50几乎不会产生接地电流的额外衰减。因此，对于一些高分辨率的转换器，x/h大于50时，非常小部分的数字逻辑接地电流仍然可能产生噪声问题。