这个问题除了分割接地平面以外还有两种可行的解决办法。一个是将数字逻辑迹线布设在带状线结构中，TA45-ABDBL050C0因为对于带状线，返回电流不会像微带线那样扩散。这已经在10.6.1.2节中讨论过，如图10-12所示。

    表17-3列出了包含在距带状迹线中心±x/h范围内接地平面电流的百分比，这里z是距迹线中心线的水平距离，矗是迹线距接地平面的高度（见图10-11）。表中数值是对0.005in宽的迹线距平面高度为0. OlOin时将式(10-16)在±z之间积分计算的结果，其他尺寸也可以得到类似的结果。表中也列出了接地平面电流在距迹线中心的距离大于x/h时的衰减量（用分贝表示）。

   表17-3包含在距带状迹线中心士x/h范围内接地平面电流的百分比

   8只计算迹线一侧的电流，所以增加6dB，因为有两个平面，又增加6dB。

   注意：对于带状线，99%的电流将包含在±3倍迹线高度的距离内，煞而对于微带线，该距离将是±50倍的迹线高度——电流扩散的减少量超过一个数量级。对于带状线，±10倍迹线高度以外的电流仅占0. 0000244%。

   因此，如果数字带状线离模拟区的距离为0. 05in或更大，实际上100%的数字返回电流将保持在PCB的数字区——假设迹线距接地平面0.005in。对于迹线高度为0.OlOin的数字迹线，只需保持距模拟区0. lOin。