图8-58所示是采用与非门构EPM7064BTC100-7成的全加器电路。从图中可看出，这一电路由9个具有两个输入端的与非门电路组成，同时可看出它基本上是由两个半加器电路构成的，逻辑门A～D构成一个半加器电路，其他逻辑门电路构成另一个半加器电路。
    这一电路的工作原理要分成8种不同情况分析，由于各种情况下的电路分析基本相同，这里只对其中的几种情况进行分析，如表8-16所示。

              
    多位二进制数加法器
    前面介绍的半加器和全加器都是一位二进制数的加法运算电路，多位二进制数的加法运算要用多位加法器，这种多位二进制数加法器电路很多，图8-59所示是采用全加器构成的多位二进制数加法器，这是一种最简单的电路。
    从图中可看出，这一电路就是将4个全加器串联起来，将第一个全加器的进位数端Cl与第二个全加器的低位进位数端相连，依照这一方法将各全加器串联起来就得到了多位二进制数加法器电路。
    电路中，Al～A4是加数输入端，Bl～B4是被加数输入端，Sl～S4是本位和数输出端，Cl～C4是进位数输出端。
    这种加法器电路为串行进位连接方式，其缺点是进位传输时间长，这样运算速度慢。为解决这一问题常采用先进位、分组进位，并行进位的方法。

          
    关于半加器和全加器电路主要说明下列几点。
    (1)这种电路也是由基本的逻辑门电路构成的，分析这种电路的基础仍然是逻辑门电路，主要是与非门电路。
    (2)了解半加器与全加器电路的相同和不同之处。前者无进位数端，所以半加器只有两个输入端：全加器有进位数端，所以它有3个输入端。
    (3)分析半加器电路和全加器电路工作原理时，也要将输入端状态分成几种不同情况进行。
    (4)记住半加器和全加器的真值表。