当输入信号频率高于谐振ECJ0EB1C393K频率fo时，LC谐振电路处于失谐状态，电路的阻抗下降（比电路谐振时的阻抗有所减小），而且信号频率越是高于谐振频率，LC并联谐振电路的阻抗越小，并且此时LC并联电路的阻抗呈容性，如图1-137所示，等效成一个电容。
    输入信号频率高于谐振频率后，LC并联谐振电路等效成一只电容，可以这么去理解：在LC并联谐振电路中，当输入信号频率升高后，电容Cl的容抗在减小，而电感Ll的感抗在增大，容抗和感抗是并联的。

             
    输入信号频率低于谐振频率fo
    当输入信号频率低于谐振频率fo后，LC并联谐振电路也处于失谐状态，谐振电路的阻抗也要减小（比谐振时小），而且是信号频率越低于谐振频率，电路的阻抗越小，这一点从曲线中可以看出。信号频率低于谐振频率时，LC并联谐振电路的阻抗为感性，电路等效成一个电感（但电感量大小不等于厶），如图1-138所示。

             
    在输入信号频率低于谐振频率后，LC并联谐振电路等效成一只电感可以这么去理解：由于信号频率降低，电感Ll的感抗减小，而电容Cl的容抗则增大，感抗和容抗是并联的，Ll和Cl并联后电路中起主要作用的是电感而不是电容，所以这时LC并联谐振电路等效成一只电感。