ESD保护电路对几何尺寸设计是非常敏感的，版图设计ACT364非常重要。许多ESD保护设计虽然经过模拟有良好的ESD能力，但由于版图设计不均匀而导致失效。反之，考虑周到的ESD版图能够大大改进ESD性能。
    图2. 42给出了一个优化的多指型ggNMOS结构，它可以得到良好的ESD性能。图中2. 42(a)的结构保证了单一方向的电流，避免了在图中(b)存在的电流集中效应。对于电流通路的仔细设计是非常重要的，以避免拥挤而诱发的早期失效(图2.42(b))。所有器件的角都应该是光滑（圆）的，以避免局部的热效应。通常在电阻中采用较大的扩散头，以预防电阻过热。一些新颖的ESD结构可以允许Pad定向(Pad-oriented)版图(环绕着PAD)这样就节省了面积。如果允许的话，应采用尽可能多的接触孔和通孔。ESD金属条通常应大于20tlm或尽可能宽。但较 宽的ESD金属诱导RC寄生效应，对高速、高密度设计带来不良影响。对于全芯片设计优化来说，电一热ESD模拟可以用来选择恰好合适的ESD金属条宽。从这一点来讲，希望包含金属互连的混合模式ESD模拟器。在NMOS ESD结构中，采用大的漏接触孔到栅的距离（即drain-contact-to-gate-spacing，DCSG选取大于5肛m，以避免压舱电阻效应），同时采用较小的源接触一栅的距离( SCGS)，以优化ESD性能。这些规则通常适合于0. 25FLm以上的工艺。但研究表明，最小SCGS规则对于小于0. 25微米技术来说，会导致潜在的ESD失效，这是因为在漏结处产生的热扩散到源接触区域，并引起源接触和金属的失效。从这一点上讲，光诱发过热是另外一个贡献因素，在未来的纳米级ESD保护设计中将成为一个主要因素。

    IC工艺进步对ESD性能可以带来正面的影响，也可以带来负面的影响。从负的一方面来讲，新技术如LDD、硅化物工艺都使ESD性能严重退化。所以需要增加额外的ESD工艺。例如，为了达一目的，普遍增加ESD注入和硅化物阻塞(Sal-icide-blocking)步骤，这样就增大了工艺开发的费用。从这一角度来讲，进行ESD工艺模拟并考虑早期的工艺开发是非常有意义的。从产品开发的角度来讲，在ESD性能和器件性能之间折中将有较大的收益。从另外一方面来讲，铜互连技术在金属互连线方面将放宽对ESD的要求。在铜互连工艺中，可以使用窄ESD金属线，这样就减少了ESD-金属诱导的寄生效应，这对于管脚密度较大的芯片设计来讲尤其重要。另外一些技术，如SOI和SiGe，在ESD保护设计方面仍然需要更多的研究。