随着FPGA设计复杂性不断增加，并且先进的生产工艺不断引入新的设计，今天的FPGA完全能够支持高性能大批量产品的设计。同时，设计领域也在融合，许多设计团队需要满足所有设计实现选择的综合解决方案。通过一个集成环境完成逻辑、嵌入式和DSP应用设计可以提高生产力，并通过片上系统(SoC) FPGA促进真正的系统级设计。前不久，Xilinx
公司对750个客户进行了访问，从客户反馈回来的意见，在原ISE版本的基础上，在ISEDesign Suite 10.1版本中增加7如下新的功能。
    第一，为提高设计特性，增加了满足时序预算功能，加快了设计周期的时间（每天可以反复多次“times-per-day”）。这是因为在ISE Design Suite 10.1新版本中采用了SmartXplorer技术，SmartXplorer技术支持在多台Linux主机上进行分布式处理，可在一天时间里完成更多次实施过程，而目前的工具只能使用两次。通过利用分布式处理和多种实施策略，性能可以提升多达38%。SmartXplorer技术同时还为用户利用独立的时序报告监控每个运行实例提供相应的工具，ISE Design Suite 10.1版以比平均运行速度快两倍的特性极大地加快了设计实施速度。因此设计人员可以在一天时间里完成多次反复设计。
    第二，能更好地支持功率分析和优化。随着工艺几何尺寸的不断缩小，满足功率预算是FPGA设计人员面临的一项越来越大的挑战，ISE Design Suite 10.1为用户提供了在设计过程
第三，首次在ISE Design Suite 10.1版本中实现了同时支持逻辑、嵌入式和DSP设计的全面设计环境。统一的互操作性保证了用户可以在ISE Design Suite 10.1中容易地增添System Generator模块，嵌入式开发套件(EDK)和System Generator for DSP技术之间不同工具的集成得到进一步增强，从而能够为同时涉及嵌入式和信号处理的更复杂FPGA SoC设计提供支持。
    ISE Design Suite 10.1还能与PlanAhead设计分析工具所提供的强大功能配合使用。PlanAhead能够提高综合和布局布线之间的流程效率，利用可视化关键路径和布局规模视图，设计人员可以提高性能。这样可以大大减少设计反复的时间。这一方法允许设计人员将较大规模的设计分割为更小更易于处理的模块，并集中精力优化每一模块，从而提高整个设计的性能和质量。与此同时，Xilinx还与EDA供应商Mentor合作，推出了目前业界首个IEEE IP加密硬IP模型，不仅使运行时间缩短了一倍以上，而且还提高了RTL仿真运行时间和具有更优化的验证能力。  AT24C128PC

http://lailier.51dzw.com