XC3S1400A特点

1)极低的成本，高性能逻辑解决方案大批量，成本敏感的应用
2)双电源简化3.3V范围VCCAUX仅设计
3)挂起，休眠模式降低系统功耗
4)多电压，多标准的SelectIO接口引脚
5)多达502个I/O引脚或227差分信号对
6)LVCMOS，LVTTL，HSTL，SSTL和单端I/O
7)3.3V，2.5V，1.8V，1.5V和1.2V信号
8)可选择的输出驱动器，高达24％销毫安
9)QUIETIO标准减少了I / O开关噪声
10)全3.3V±10％的兼容性和热交换遵守
11)640+MB/s的数据传输速率每差分I/O
12)LVDS，RSDS，微型LVDS，HSTL/SSTL差分I/O
13)集成差分终端电阻
14)增强的双数据速率（DDR）支持
15)DDR/DDR2 SDRAM支持高达400MB/秒
16)完全兼容的32/64位，33/66 MHz的PCI?技术的支持

XC3S1400A丰富，灵活的逻辑资源

1)密度高达25,344个逻辑单元，包括可选的转变注册或分布式RAM支持
2)高效宽多路复用器，宽逻辑
3)快速超前进行逻辑
4)增强的18×18可选流水线乘法器
5)IEEE 1149.1/1532 JTAG编程/调试端

XC3S1400A分层SelectRAM记忆体架构

1)高达576千位的快速块RAM与字节写使能对于处理器的应用
2)高达176千位的高效分布式RAM

XC3S1400A最多八个数字时钟管理器（DCM）

1)时钟偏移消除（延迟锁相环路）
2)频率合成，乘，除
3)高分辨率相移
4)宽的频率范围（5兆赫至320兆赫以上）

XC3S1400A八低歪斜全局时钟网络，增加八每半器件时钟，加上丰富的低偏移路由

XC3S1400A配置接口行业标准的PROM

1)x8或x8/x16 BPI并行NOR快闪PROM
2)低成本JTAG平台与赛灵思?闪存
3)独特的设备设计验证DNA识别
4)负载下控制多个FPGA位流
5)后配置CRC校验

XC3S1400A配置

    Spartan-3A FPGA是通过加载程序成强大的，可再编程，静态配置数据CMOS配置锁存（CCL的）的共同控制
所有的功能元件和布线资源。 FPGA的配置数据存储在一个外部PROM或一些其他非易失性介质，打开或关闭电路板。后接通电源，配置数据写入到FPGA使用七种不同的模式之一：

1)从Xilinx平台闪存PROM主串
2)串行外设接口（SPI）从工业标准的SPI串行Flash
3)字节外设接口（BPI）最多从行业标准的x8或x8/x16并行NOR闪存
4)从串行，通常由一个处理器下载
5)从并行，通常由一个处理器下载
6)边界扫描（JTAG），通常从下载处理器或系统测试仪

    此外，的Spartan-3A FPGA支持多重引导配置，使两个或多个FPGA配置比特流被储存在一个SPI串行闪存或BPI并行NOR闪存。该FPGA应用程序控制的配置负载下，当加载它。
    此外，每个的Spartan-3A FPGA包含一个独特的，工厂编程的Device DNA识别有用跟踪的目的，反克隆设计，或知识产权保护。