多核处理器 SoC 设计的复杂性，由于设计能见度不佳、侦错周期冗长且需要不断地重复工作才能够变更探测信号 (probe)，采用传统 FPGA 原型板侦错流程是不符实际的作法。SpringSoft的 ProtoLink Probe 运用更灵活的 FPGA 验证方法，并且在原型板上使用 Verdi 调试程序。初步成果让我们信心大增，期待能够将这种实时能见度以及更迅速的侦错优势，运用在更多系统原型上。

Probe Visualizer 协助用户增加探测信号的数量，从数十个增加至数千个，能储存探测信号数据长达数百万的频率周期，并且只需几分钟时间即可新增或变更探测信号，不需要重复进行冗长的设置流程。您也可依据需求配置SpringSoft的 Siloti™ 能见度自动增强系统，决定需要观测的最小信号组数量，达到最佳的设计能见度。探测信号数据会储存并上传至SpringSoft的 Fast Signal Database (FSDB) 中，供侦错工作使用。

Probe Visualizer 与SpringSoft Verdi HDL 侦错平台密切整合，只需一次设计编译操作，即可使用 Verdi 系统的进阶具体化与自动追踪功能。工程师可以跨多个 FPGA 检视波形，进而分析设计行为，并且在他们最熟悉的 RTL 代码环境中找出错误的原因；与传统方法相比较，侦错时间大幅缩短一半。在需要时，只要由 Verdi 环境将额外的探测信号 (probed signal) 拖曳至 Probe Visualizer 即可快速看到结果。由于可使用 Probe Visualizer 通过整合式版本管理 (revision management) 系统来追踪探测 ECO，因此在侦错过程中，也能够依照需求迅速追溯至特定的版本。

功能齐备，操作便捷

Probe Visualizer 可在一般工程工作站上执行，其中整合了软件、硬件以及特定 IP，来执行 FPGA 设置操作、探测信号调校与接口工作。软件能够将预先分块（partition）的 FPGA 设置流程自动化，并且在每一个 FPGA 内植入小型 soft IP 区块，以萃取预先选定的探测信号。而硬件接口套件提供一切工作所需，将执行 Probe Visualizer  软件的工作站链接至原型板。其中包括定制的 ProtoLink 适配卡，可连结至 FPGA 原型板上常见的 J 连接器 (J-connector) 或 Mictor 连接器；以及将适配卡链接至工作站的高速光纤信道。适配卡具备内建探测信号内存 (Probe Memory)，可储存所有探测数据，绝不占用 FPGA 资源。

SpringSoft 发表ProtoLink™ Probe Visualizer，这款产品能够大幅提升设计能见度，同时简化 FPGA 原型板的侦错工作。新推出的 Probe Visualizer 采用创新的专利互连技术与软件自动增强功能，搭配领先业界的 Verdi™ HDL 侦错平台，不仅能够缩短预制或定制设计原型板的验证时间，还能够提高FPGA 原型板的投资回报率而将其运用在系统芯片 (SoC) 设计的早期检验阶段。

由于原型板的速度快与成本低廉，已被广泛运用来验证关键设计模块或整套系统是否正确运作。然而，原型板向来设置不易，且缺乏信号能见度，因此在研发过程中，FPGA板配置工作经常延误，或局限于使用在开发阶段的后期。SpringSoft的 Probe Visualizer 能够探测众多信号并储存大量频率周期 (cycles) ，且能通过迅速的探针ECO (probe ECO) 流程，轻松地新增/改变信号，同时运用SpringSoft的 Verdi™ 自动化侦错系统，加速RTL级 的设计侦错操作，解决了上述窘境。

SpringSoft推出 Probe Visualizer：这款产品不仅是SpringSoft屡获肯定的验证加强产品系列的生力军，也是SpringSoft「加速复杂 SoC 设计功能收敛」使命的重大里程碑。