引:在12月6日的国际电子设备大会上，intel展示了极高性能，采用strained silicon(应变硅)技术的65nm晶体管技术，以期对抗amd和ibm的联盟。

　　intel现在已经在生产65nm系列的芯片，在会上它还提供了一份明年初将问世的65nm芯片的目录。在此次iedm会议上，intel还展示了包括yonah移动处理芯片和cedarmill台式机芯片在内的四款使用65nm技术制造的双核微处理器的模型图。

　　intel印度公司的高级工程师sunit tyagi向公众展示，65nm的晶体管技术与90nm的技术相比性能提高了37%，其环形振荡器电路时间仅为4.25皮秒。

　　于上代产品相比，65nm的晶体管技术仅仅是增强了sige(锗化硅) 和pmos源区和漏极区中的锗含量。内置的sige(锗化硅)为pmos晶体管增加了与90nm的pmos晶体管相比高出30%的压缩应力(compressive stress)。

　　tyagi提到，intel并没有像amd和ibm那样在pmos上增加一个浓缩的氮化层。因为intel想使处理器尽量简单从而可以控制成本。“我们凭此也达到相应的性能指标”他补充说道。

　　在amd dresden的一名员工andy wei提到，amd将首先改进其90nm的微处理器，然后会在明年的下半年在dresden amd的新300-nm fab生产其65nm的微处理器。

　　ibm-amd联盟的一个ibm项目主管gary bronner提到，ibm对其65nm的处理器将使用全新工艺。

　　wei在周二iedm的一次会议中公开指出，由于栅极泄漏的存在，张力技术将取代栅氧化层剥落(gate oxide scaling)从而达到提高性能的目的。

　　amd和ibm去年在90nm的晶体管技术中使用了dual-stress-liner方法，将不同配置的氮化层放在顶端的nmos和pmos上。在65nm技术中，他们在pmos的源区和漏极区使用了于intel在90nm技术时类似的的内置sige。

　　wei提到，pmos现能与nmos保持一致的速度。新的工艺会允许设计工程师平和nmos和pmos的规模，以期在产品层面上性能达到50%的提升。