Verilog HDL上拉、下拉电阻
发布时间:2008/6/3 0:00:00 访问次数:1659
上拉、下拉电阻有:
pullup pulldown
这类门设备没有输入只有输出。上拉电阻将输出置为1。下拉电阻将输出置为0。门实例语句形式如下:
pull_gate[instance_name] (outputa);
门实例的端口表只包含1个输出。例如:
pullup pup (pwr);
此上拉电阻实例名为pup,输出pwr置为高电平1。
pullup pulldown
这类门设备没有输入只有输出。上拉电阻将输出置为1。下拉电阻将输出置为0。门实例语句形式如下:
pull_gate[instance_name] (outputa);
门实例的端口表只包含1个输出。例如:
pullup pup (pwr);
此上拉电阻实例名为pup,输出pwr置为高电平1。
上拉、下拉电阻有:
pullup pulldown
这类门设备没有输入只有输出。上拉电阻将输出置为1。下拉电阻将输出置为0。门实例语句形式如下:
pull_gate[instance_name] (outputa);
门实例的端口表只包含1个输出。例如:
pullup pup (pwr);
此上拉电阻实例名为pup,输出pwr置为高电平1。
pullup pulldown
这类门设备没有输入只有输出。上拉电阻将输出置为1。下拉电阻将输出置为0。门实例语句形式如下:
pull_gate[instance_name] (outputa);
门实例的端口表只包含1个输出。例如:
pullup pup (pwr);
此上拉电阻实例名为pup,输出pwr置为高电平1。
上一篇:集成电路中的寄生电容
上一篇:集成二极管及肖特基势垒二极管