位置:51电子网 » 技术资料 » 其它综合

Verilog HDL上拉、下拉电阻

发布时间:2008/6/3 0:00:00 访问次数:1659

 上拉、下拉电阻有:

pullup pulldown

  这类门设备没有输入只有输出。上拉电阻将输出置为1。下拉电阻将输出置为0。门实例语句形式如下:

pull_gate[instance_name] (outputa);
门实例的端口表只包含1个输出。例如:
pullup pup (pwr);
此上拉电阻实例名为pup,输出pwr置为高电平1。



 上拉、下拉电阻有:

pullup pulldown

  这类门设备没有输入只有输出。上拉电阻将输出置为1。下拉电阻将输出置为0。门实例语句形式如下:

pull_gate[instance_name] (outputa);
门实例的端口表只包含1个输出。例如:
pullup pup (pwr);
此上拉电阻实例名为pup,输出pwr置为高电平1。



相关IC型号

热门点击

 

推荐技术资料

罗盘误差及补偿
    造成罗盘误差的主要因素有传感器误差、其他磁材料干扰等。... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!