CPU/视频总线到低功耗电流模式MPL连接的双路连接收发器
发布时间:2021/10/7 0:26:34 访问次数:338
在650uA时的MPL连接速率为160Mbps,MPL-0满足MPL物理层指标,能配置成并串或串并转换器,具有串行8位照相机接口,连接降功耗模式降低静态功耗到10uA以下,工作电压1.7-3.1V和2.9-3.1V,接口电平为1.8-3.0V.LM2501是小型24L UCSP封装(3.5x4.5x0.6mm).
LM2502是采用现有CPU/视频总线到低功耗电流模式MPL连接的双路连接收发器.
主收发器除了一个应用处理器或基带处理器外,还能把LVCMOS电平转换成串行MPL电平,以便在柔性电缆和PCB上的导线上发送到靠近显示器模块的从收发器.
组合逻辑区块有多达8个输入端,一个ALM能实现两种独立的功能,每种有不同的宽度,包括有6个输入的任何功能和7输入的某种功能.
每个ALM还包括有两个可编程的寄存器,两个加法器,运载链,加法器子目录链和能更有效使用器件的逻辑功能的寄存器链.
这种创新的逻辑区块在更小的物理面积能提供更多的逻辑功能,提供更快的器件性能,比以前的FPGA结构更强2.5倍.Stratix II器件的逻辑元(LE)比Stratix FPGA多两倍,接近180000个LE.
(素材来源:eccn和ttic.如涉版权请联系删除。特别感谢)
在650uA时的MPL连接速率为160Mbps,MPL-0满足MPL物理层指标,能配置成并串或串并转换器,具有串行8位照相机接口,连接降功耗模式降低静态功耗到10uA以下,工作电压1.7-3.1V和2.9-3.1V,接口电平为1.8-3.0V.LM2501是小型24L UCSP封装(3.5x4.5x0.6mm).
LM2502是采用现有CPU/视频总线到低功耗电流模式MPL连接的双路连接收发器.
主收发器除了一个应用处理器或基带处理器外,还能把LVCMOS电平转换成串行MPL电平,以便在柔性电缆和PCB上的导线上发送到靠近显示器模块的从收发器.
组合逻辑区块有多达8个输入端,一个ALM能实现两种独立的功能,每种有不同的宽度,包括有6个输入的任何功能和7输入的某种功能.
每个ALM还包括有两个可编程的寄存器,两个加法器,运载链,加法器子目录链和能更有效使用器件的逻辑功能的寄存器链.
这种创新的逻辑区块在更小的物理面积能提供更多的逻辑功能,提供更快的器件性能,比以前的FPGA结构更强2.5倍.Stratix II器件的逻辑元(LE)比Stratix FPGA多两倍,接近180000个LE.
(素材来源:eccn和ttic.如涉版权请联系删除。特别感谢)