BZT52-C5V6ST/RADC0809内部结构框图

图9.2.10中各引脚作用如下:

fⅣ0~flV7:8路模拟信号输入端。

D7~DO:8位数字信号输出端。

CLOCK;时钟信号输人端。

ADD4、ADDB、ADDC:地址码输人端,不同的地址码选择不同通道的模拟量输人。

ALE:地址码锁存输入端,当输入地址码稳定后,ALE的上升沿将地址信号锁存于地址锁存器内.

vrEF(+)、vref(-):分别为参考电压的正、负输入端。一般情况下vrefⅢ(+)接

vcc,vrEF(-)接GND.

smRr:启动信号输入端。该信号的上升沿到来时片内寄存器被复位,在其下降沿开始A/D转换。

EOC:转换结束信号输出端。当A/D转换结束时EaC变为高电平,并将转换结果送入三态输出缓冲器,EOC可以作为向CPU发出的中断请求信号。

0E:输出允许控制输入端。当0E=1时,三态输出缓冲器的数据送到数据总线。

在使用时应注意以下几点:

转换时序,电子电路按功能分为模拟电路和数字电路。根据电路的结构特点及其对输人信号响应规则的不同,数字电路可分为组合逻辑电路和时序逻辑电路。数字电路中的电子器件,例如二极管、三极管(BJT、FET)处于开关状态,时而导通,时而截止,构成电子开关。这些电子开关是组成逻辑门电路的基本器件。逻辑门电路又是数字电路的基本单元。如果将这些门电路集成在一片半导体芯片上就构成数字集成电路。

数字电路主流形式是数字集成电路。从20世纪60年代开始,数字集成器件以双

极型工艺制成了小规模逻辑器件,随后发展到中规模;70年代末,微处理器的出现,使数字集成电路的性能发生了质的飞跃;从80年代中期开始,专用集成电路(ASIC①)制作技术已趋成熟,标志着数字集成电路发展到了新的阶段。ASIC是将一个复杂的数字系统制作在一块半导体芯片上,构成体积小、重量轻、功耗低、速度高、成本低且具有保密性的系统级芯片。ASIC芯片的制作可以采用全定制或半定制的方法。全定制适用于生产批量的成熟产品.

ASIC系Application Spccific lntegrated Circuit的缩写。

PLD系PrOgrammable Logic Device的缩写。