RK73B1JLTD121J工作原理,表6.5.5所示是4位二进制计数器的状态表①。观察该表可以看出,Q。在每个计数脉冲到来时都要翻转一次;o1需要在O。=1时准各好翻转的条件,下一个计数脉冲沿到达时立即翻转;Q2在QO=01=1时需要准各好翻转条件,在其次态翻转;o3则在QO=Ol=O2=1的次态翻转;以此类推,可以扩展到更多的位数。于是,同步二进制计数器可用r触发器来实现,根据每个触发器状态翻转的条件确定其r输入端的逻辑值,以控制它是否翻转。可以推出Ⅳ位二进制计数器第氵位T触发器激励方程的一般化表达式

t0 =1

ti=Qi-1qi-2・・・O10。=qj (J=1,2,…,Ⅳ-1)

表6.5.5 4位二进制计数器状态表

表6.5.5所示是时序电路状态表的简化形式,只给出在一系列时钟脉冲信号作用下电路状态的转换顺序,若以某行状态作为现态,下一行则为次态。

图6.5.11所示是4位同步二进制加计数器的一种实现方案。图中,4个点画线方框内均采用D触发器与同或门实现r触发器的逻辑功能[如图5,4,9(b)]。由图6.5.11可列出电路的激励方程组

t0=cE

t1=q0=Q0・cE     (652)

t2=q1q0=q1q0・ce

t3=q2q1q0=Q2Q1q0・CE

可以看出,当计数使能端cE=1时,式(6.5.2)与式(6.5,1)所表达的意义是一的。图6.5.12所示是图6.5.11所示电路的时序图,其中虚线是考虑到触发器传输延迟时间rpd的波形。由图6.5.12可知,在同步计数器中,由于计数脉冲CP同时作用于各触发器,所有触发器的状态刷新是同时进行的,都比计数脉冲CP的作用时间滞后一个莎pd°因此,输出状态比异步二进制计数器稳定,其工作速度一般高于异步计数器。应当指出,同步计数器的电路结构比异步计数器复杂,需要增加一些控制电路,其工作速度也要受到这些电路传输延迟时间的限制。