MAX4788EXST下面以两个实例来说明异步时序电路的分析过程。

例6,4,1 分析图6.4.1所示逻辑电路。

图6,4.1 例6.4,1的逻辑电路图

解:在图6,4,1所示的电路中,两触发器FFO和FFI的CP0和CP1未共用时钟信号,故属于异步时序电路。

列出各逻辑方程组,这时需要考虑各触发器时钟信号CP″的作用:只有cpn=1发生后,触发器才可能转换状态,当cp″=0,即币.=1时,触发器应保持原态。因此,触发器的特性方程中应引人cpn而改写为如下的状态方程组

Q0n+1+1=q0qfh+qgkjh=q0n+qcp       (6.4.1)

式(6.4.1)和式(6,4.2)中右边的第二项表示,当触发器没有时钟信号作用时,状态保持不变。

列出状态表,列状态表的方法与同步时序电路分析过程基本相似,只是还应注意各触发器是否存在吼=1,因此,可在状态表中增加cp()、cpl两列。对应于输人信号C乙K的每一个上升沿,cpO=1,将cp。和FFO的现态Q:代入式(6.4.1),从而得到Q:十1。因为只有对应于O0由0到1的跳变,才有印1=1,而对应于Qo由1到0的转换9吼=0,所以在每一次0。的状态转换后,应首先根据FF1时钟信号的逻辑表达式确定cp1,然后将FF1的现态Ol和相应的cp1代入式(6.4.2),求得其次态o:+1。如果从0IQ:为00开始推导,可以得到如表6.4,1所示的状态表。

画出状态图和时序图

由表6.4.1所示的状态表可画出如图6.4.2所示的状态图。

状态不确定

图6.4.2 例6.4.1的状态图       图6.4.3 例6.4.1的时序图

根据状态图和具体触发器的传输延迟时间rpLH和莎pHL’可以画出时序图,如图6.4.3所示。可以看出,由于两个触发器异步翻转之间存在延迟,电路有短时间存在着不确定的状态,如果使用74HCT74双D触发器实现图6.4.1所示.