片的冗余设计由冗余单元行/列和地址解码器组成。激光修复(laser repair,I'/R)机台会把需要修复的解码器设定为被测试到的缺陷地址。 KA334_Q例如,假设缺陷地址是X=511行,就将冗余行地址解码器设定成X=511。所以,当外部读写输人地址勹冗余解码器相同时,芯片就会渎写冗余单元的数据・而不是主储存阵列的数据。冗余解码器是由多晶硅或铝线构成的保险丝阵列(poly/al fuse array)组成的.由激光熔断相对应地址的保险丝组合・完哎解码设定:新的保险丝设计已采用电流保险丝(cfusc),熔断的方法是利用电迁移效.

   随着单一芯片储存器容量成长到GB卜:te.测试时间也随着增加:如暂时不考虑芯片操作频率的变化,当容量增加4倍,理论测试时间也增加为4倍;产能也就降为11。若号虑操作频率加快,则测试时间可能只增加2~3倍。但相对的测试设备也需要较高频率,较昂贵的机台。采取地址/数据压缩的可测性设计可以部分地解决容量增加带来的测试成本增加的问题。假设将储存器阵列看成镜像的两个小阵列组合,一个地址可以读写两个小数据阵列各相同地址的一笔数据,这样一来储存器需要测试的容童就变为原来的1∷2,这就是地址压缩。例如,一个8乘8的阵列,经由地址压缩设计,就成了两个8乘4的小阵列。原先8×8=61的测试深度就压缩为8×4=32。

   此外,随着I艺线改良,芯片的操作频率已经达到GHz,如何活化低频率的旧测试设备一莨是节约测试成本需考虑的一个问题。在JS片加入可测性设计.减低测试操作频率,可以将部分测试项日,如基本功能测试、漏电测试、串扰测试、保持测试.用低频率的机台来测试。