槽具有特定的形貌,如特定角度的V字形沟槽。该技术能够适应深宽比在7:1以上的需求。⒛08年,应用材料公司又推出cHARP工艺技术以适应32nmェ艺的需求。M24C08-WDW6TP该技术在原有工艺引入水蒸气,能够提供无孔薄膜,用于填充小于30nm、深宽比大于12:1的空隙,从而满足先进存储器件和逻辑器件的关键制造要求。

   更进一步地,在2010年8月,同样是应用材料公司推出第4代填充技术,即流动式化学气相沉积(FCⅤD)技术。采用该技术,沉积层材料可以在液体形态下自由流动到需要填充的各种形状的结构中,填充形式为自底向上(bottom up),而且填充结构中不会产生空隙,能够满足的深宽比可超过30:1。这种独特I艺能够以致密且无碳的介电薄膜从底部填充所有这些区域,并且其成本相对低廉,仅是综合旋转方式的一半左右,后者需要更多的设备和很多额外的工艺步骤。

   对于导电材料的填充技术,早期的金属沉积工艺采用物理气相沉积(Physical VaporDepositi°n,PVD)I艺。但是,PVD技术的填充能力和台阶覆盖能力都比较弱。为解决上问题,化学气相沉积(CVD)技术在接触孔钨栓填充上得到应用。在I艺优化后,CVD技术能够提供保型沉积,这意味着比PVD技术更为优越的填充能力。当集成电路T业引人铜互连技术后,不论PVD还是CVD技术都不能满足其填充能力的要求。研究发现,电化学沉积(ECD)技术能够提供更为优越的填充技术以满足铜互连技术中的挑战。ECD技术因为其工艺具备自下而上(bottom up)的特点,因而具有更为优越的填充能力,对于高深宽比的间隙来说,这是一种理想的填充方式。在最近发展的替代栅工艺中,金属沉积将面临一些新的技术挑战。

   在接触孔钨栓填充、后端互连工艺铜填充以及后栅极△艺中的栅极填充中,一个共同的组成部分是阻挡层或晶籽层沉积或类阻挡层沉积,或可统一成为薄层金属沉积。薄层金属沉积需要良好的台阶覆盖性(step∞verage),传统的MC)CVD或PVD工艺在阻挡层或晶籽层沉积上已经沿用多年,随着互连通孔尺寸的减小,台阶覆盖等问题已经成为限制其继续应用的瓶颈。原子层气相沉积(Atomic Layer Dcposition,AI'D)技术正在逐步成为主流。

   AIη过程是在经过活性表面处理的衬底上进行,首先将第一种反应物引人反应室使之发生化学吸附,直至衬底表面达到饱和;过剩的反应物则被从系统中抽出清除,然后将第二种反应物放入反应室,使之和衬底上被吸附的物质发生反应;剩余的反应物和反应副产品

将再次通过泵抽或惰性气体清除的方法清除干净,这样就可得到日标化合物的单层饱和表面。这种AI'D的循环可实现一层接一层的生长从而可以实现对沉积厚度的精确控制。AI'D技术在台阶覆盖、侧壁及底部覆盖等方面都表现优异,但是ALD沉积速率较低的劣势也亟待改善。