当CM()s逻辑电路I艺持续大幅度地缩小到65nm及以下⒈艺节点,铜互连和低虑介质替代铝连接被广泛集成到了后端工艺中。这是囚为铜的电阻率小,MC145442BDW以及低虑材料的介电常数低的缘故。与直接刻蚀铝的技术不同,由于在十法刻蚀巾铜的不易挥发特性,采用了双大马士革(DD)技术。后端I艺中的双大马十草T艺主要包括先通孔I艺和先沟槽丁艺。先通孔I艺是以可图形扩展和易于进行通孔底部的CD控制为特征的。我们集巾讨论后端工艺中的先通孔「艺,搞清楚通孔刻蚀产生条纹的机理,它们对接触电阻R(和击穿电压yIm的影响以及相应的解决方法。

   尽管硬掩膜方法能够使灰化损伤最小,但由于光刻胶掩膜方法易于集成论证通孔刻蚀产生条纹的机理和解决办法而仍然流行。铜通孔刻蚀22∷匚艺通常是由底部抗反射涂层打开、主刻蚀和过刻蚀∷步组成。在底部抗反射涂层打开这步屮,将CF}、CHFⅡ、()2气体组合起来,共同完成对有机底部抗反射涂层和帽层的刻蚀。由于帽层是一种Si()3,用CF、CHF、刻蚀时会产生聚合物,并积累在帽层和介质的侧壁上。如果聚合物在侧壁上的沉积发牛在通孔刻蚀过程的开始.它将产}不正常的图形,并会转移到通孔的底部(兀图8.31)。

    因此,第一种条纹造成了从通孔的顶部到底部的侧疃粗糙度。要减少这种的条纹,在底部抗反射涂层被打开时,必须减少聚合物在帽层侧壁上的沉积。底部抗反射涂层打开时「艺参数的实验设计结果总结在图8.32叶:,其中包括CHF3/CFl气体比率、源功率和工艺时间。图8.31表明:①高比率C「|/CHF,,第一种条纹较少。这应归功于更多的CF1可以减少C/F的比率,因而引人的聚合物较少。(在打开步骤屮),聚合物沉积在帽层侧壁上百1以减轻第一种的条纹。②较低的功率只会引起轻微的第一种条纹,因为低功率可以减少等离子分离,等离子分离的减少带来了产生的聚合物的减少,于是减轻了第一种条纹。③更短的工艺时间,减少F总的聚合物的量,从而改善了第一种条纹。