自我对准金属硅化物工艺
发布时间:2017/10/11 22:02:58 访问次数:761
不过虽然多晶硅在过去的二十多年里已成为制造ⅣR)SFET栅极的标准,但也有OB3302CPA若干缺点使得工业界在先进CMOS器件产品中使用高介电常数的介质和金属栅极(High虑 Metal Gate,HKMG),这些缺点如下:多晶硅导电性不如金属,限制了信号传递的速度。虽然可以利用掺杂的方式改善其导电性,但效果仍然有限。有些熔点比较高的金属材料如:钨(Tungsten)、钛(Titanium)、钴(Cobalt)或镍(Nickel)被用来和多晶硅制成合金。这类混合材料通常称为金属硅化物(silicide)。加上了金属硅化物的多晶硅栅极导电特性显著提高,而且义能够耐受高温工艺。此外因为金属硅化物的位置是在栅极表面,离沟道区较远,所以也不会对M(EFET的阈值电压造成太大影响。在栅极、源极与漏极都镀上金属硅化物的工艺称为“自我对准金属硅化物工艺”(&lf Aligned sili0de),通常简称salicide△艺。
当MOSFET的器件尺寸缩得非常小、栅极氧化层也变得非常薄时,例如,最新△艺可以把氧化层厚度缩小到lnm左右,一种过去没有发现的称之为“多晶硅耗尽”现象也随之产生。当M()SFET的反型层形成时,有多晶硅耗尽现象的M(泻FET栅极多晶硅靠近氧化层处,会出现一个耗尽层,无形中增加了栅氧化层厚度,影响M()SFET器件性能。要解决这种问题,一种解决方案是将多晶硅完全的合金化,称为FU~qI(FUlly SIlicide Polysilicon Gate)工艺。金属栅极是另一种最好的方案,可行的材料包括钽(Tantalum)、钨、氮化钽(TantalumNitride),或是氮化钛(Titalium Nithde)再加上铝或钨。这些金属栅极通常和高介电常数物质形成的氧化层一起构成MOs电容。
不过虽然多晶硅在过去的二十多年里已成为制造ⅣR)SFET栅极的标准,但也有OB3302CPA若干缺点使得工业界在先进CMOS器件产品中使用高介电常数的介质和金属栅极(High虑 Metal Gate,HKMG),这些缺点如下:多晶硅导电性不如金属,限制了信号传递的速度。虽然可以利用掺杂的方式改善其导电性,但效果仍然有限。有些熔点比较高的金属材料如:钨(Tungsten)、钛(Titanium)、钴(Cobalt)或镍(Nickel)被用来和多晶硅制成合金。这类混合材料通常称为金属硅化物(silicide)。加上了金属硅化物的多晶硅栅极导电特性显著提高,而且义能够耐受高温工艺。此外因为金属硅化物的位置是在栅极表面,离沟道区较远,所以也不会对M(EFET的阈值电压造成太大影响。在栅极、源极与漏极都镀上金属硅化物的工艺称为“自我对准金属硅化物工艺”(&lf Aligned sili0de),通常简称salicide△艺。
当MOSFET的器件尺寸缩得非常小、栅极氧化层也变得非常薄时,例如,最新△艺可以把氧化层厚度缩小到lnm左右,一种过去没有发现的称之为“多晶硅耗尽”现象也随之产生。当M()SFET的反型层形成时,有多晶硅耗尽现象的M(泻FET栅极多晶硅靠近氧化层处,会出现一个耗尽层,无形中增加了栅氧化层厚度,影响M()SFET器件性能。要解决这种问题,一种解决方案是将多晶硅完全的合金化,称为FU~qI(FUlly SIlicide Polysilicon Gate)工艺。金属栅极是另一种最好的方案,可行的材料包括钽(Tantalum)、钨、氮化钽(TantalumNitride),或是氮化钛(Titalium Nithde)再加上铝或钨。这些金属栅极通常和高介电常数物质形成的氧化层一起构成MOs电容。
上一篇:MOS器件不断地按比例缩小
上一篇:栅极电压夹断沟道的难度也越来越大
热门点击
- CVD是用来制备二氧化硅介质薄膜的主要工艺方
- 电子产品装配过程中常用的图纸有哪些?
- 载流子迁移率提高技术
- 薄层金属沉积需要良好的台阶覆盖性
- 天线距离地平面的高度应在规定的范围内变化
- 为避免高频信号通过PCB走线时产生电磁辐射
- 信号的边沿速率也是越来越快
- 工艺文件的管理要求
- 集成电路的识别与检测
- 沟槽填充技术
推荐技术资料
- 业余条件下PCM2702
- PGM2702采用SSOP28封装,引脚小而密,EP3... [详细]