交流(AC)HCI效应与直流(DC)HCI效应的关系。在⒛世纪⒛年代的IC产品中,HB04U15S15当器件工作的应力电压为漏源电压(‰s)等于电源电压(%c)的110%和最坏栅源电压(吒s)条件下,基于JDs退化10%的寿命约为10年。随着技术发展至0.8um以下线宽,这种失效判据已不适用于高性能MOsFET的设计。由于数字集成电路的占空比通常小于1,DC寿命时间通常小于1年,因而必须考虑AC效应对此进行修正。

   研究人员花费近10年时间发现AC/DC比寿命将大于1。相比于最坏DC应力,在AC应力下电子和空穴交替注入氧化层将造成更大的损伤,因而20世纪80年代和90年代初许多研究者指出该比率将小于1。但如今人们普遍认为这些研究并未考虑电压过冲、非理想电压波形等因素。碰巧,数字电路的实际波形将允许采用AC/DC寿命比(>1)来修正DC寿命数据。

    和tf为栅信号的上升和下降时间。该模型表明有效应力时间分别为“抑和tf/10,即有效应力仅发生在/Gs为1佴至1/10电源电压的范围内。对于数字门电路,10%线性区电流的变化AJDs使得反相器延时为2%或更小,但10%漏极饱和电流的变化AJD※s⑾约对应反相器延时的3%,因而一般常用AJDs satl作为器件HCI效应的失效判据。