- SPI简介2008/9/19 0:00:00 2008/9/19 0:00:00
- spi(system packet interface，系统包接口)用于物理层和链路层的链接，广泛地应用在通信接口中，主要应用于oc-48、oc-192和0c-768的同类业务，以及10gb...[全文]
- SPI-4接口的时钟方案2008/9/19 0:00:00 2008/9/19 0:00:00
- 面对当今复杂的fpga设计，时钟是至关重要的，工程的成败往往取决于它。而对于spi-0接口设计来说，由于输入时钟高于311 mhz，并且是双沿采样的，所以时钟设计显得更加重要。对于xilin...[全文]
- SPI-4接口的数据处理2008/9/19 0:00:00 2008/9/19 0:00:00
- 从图1所示的系统框图中可以看出内部处理是相当复杂的，为了让读者更好地了解接口的设计过程，笔者在框图中划分了内部处理模块，即分为lo接口处理模块、用户fifo和参数配置3大部分。其中最关键的部...[全文]
- SFI-4接口的时钟方案2008/9/19 0:00:00 2008/9/19 0:00:00
- 对于sfi-4接口设计来说，输入时钟频率较高，为622.08 mhz。由于该时钟不是内部fpga能处理的系统频率，所以时钟设计显得更加重要。xilinx virtex-5器件内部提供了高速的...[全文]
- SFI-4接口的数据处理2008/9/19 0:00:00 2008/9/19 0:00:00
- sfi-4接口的数据处理分为i/o接口处理和用户fifo两大功能，其中关键的部分是i/o接口处理，它把高速的数据在fpga内部利用了virtex-5器件内部的iserdes、oserdes和...[全文]
- Coo1Runner-Ⅱ器件实现发送寄存器空和接收寄存器满标志2008/9/19 0:00:00 2008/9/19 0:00:00
- (1)发送寄存器空(xmit_empty)标志位：spitr中数据被装入发送移位寄存器时此标志被置位，此信号由内部sck信号钟控。在8051写数据到spitr或系统复位信号有效时，此标志位被...[全文]
- Coo1Runner-Ⅱ器件实现SPI发送移位寄存器2008/9/19 0:00:00 2008/9/19 0:00:00
- spi发送移位寄存器是一个8位可装载移位寄存器，其数据从spitr中装入。该寄存器由sck int时钟控制，数据移位输出到m0si，如图所示。 如图 spi发送移位寄存器 欢迎转...[全文]
- Coo1Runner-Ⅱ器件实现SPI接收移位寄存器2008/9/19 0:00:00 2008/9/19 0:00:00
- 由于sck时钟的相位和极性在不同系统中的配置不尽相同，所以在本设计中通过合理设置cpha、cpol和rcv_cpol的值，达到正确接收数据的目的。 如图所示，两个输入寄存器被用来采样mis...[全文]
- Coo1Runner-Ⅱ器件实现8051微控制器接口2008/9/19 0:00:00 2008/9/19 0:00:00
- 通过8051接口读/写cpld内的寄存器，从而完成对spi的控制。8051与spi控制器之间通过寄存器连接，因此通过修改8051接口逻辑可以使其方便地与其他处理器连接。 欢迎转载,信息来自...[全文]
- Coo1Runner-Ⅱ器件实现地址解码/总线接口逻辑2008/9/19 0:00:00 2008/9/19 0:00:00
- 如图所示为8051的总线状态机。 如图 8051的总线状态机 首先，8051将地址送上地址总线。当ale_n有效时，状态机转入addr decode状态。开始对地址进行解码，并判...[全文]
- Coo1Runner-Ⅱ器件实现SPI寄存器2008/9/19 0:00:00 2008/9/19 0:00:00
- spi寄存器基地址由vhdl代码中base address常数决定，低4位决定了具体的寄存器地址。这些值都可以在vhdl代码中修改，以适应不同的系统。 ...[全文]
- Coo1Runner-Ⅱ器件实现SPI发送数据寄存器（SPITR）2008/9/19 0:00:00 2008/9/19 0:00:00
- 待发送到mosi的8位数据存储在此寄存器中，一旦spitr的数据被装入spi发送移位寄存器，xmit_empty信号将变为有效。这时，8051可以将下一个待发的数据装入spitr。 欢迎转...[全文]
- Spartan-3的存储器体系结构2008/9/19 0:00:00 2008/9/19 0:00:00
- spartan-3器件的存储器结构由3个层次构成。 (1) 分布式存储器结构(distributed ram) 分布式存储器是由clb中的查找表(lut)实现的，每个clb可以构...[全文]
- Coo1Runner-Ⅱ器件实现CPU接口和寄存器模块2008/9/19 0:00:00 2008/9/19 0:00:00
- 此接口实现cpu对cpld寄存器的访问，cpld与pxa270的静态存储器接口相连，工作在16位vlio模式下。此接口工作在104 mhz(cpu时钟)，cpu片选、写使能和读使能信号被用来...[全文]
- Coo1Runner-Ⅱ器件实现CPLD寄存器2008/9/19 0:00:00 2008/9/19 0:00:00
- (1)模式寄存器：定义de控制器工作模式。 (2)命令地址寄存器：选择控制块和命令块寄存器。 (3)pio读/写数据寄存器：保存ide读/写数据。 (4)命令寄存器：指定ide总线上的读/写操...[全文]
- CoolRunner-II UART部分接口2008/9/17 0:00:00 2008/9/17 0:00:00
- 1．uart接口部分 如图1所示为uart接口框图，其中并行数据总线为8位，输出sout可以设置奇偶校验。 如图1 uart接口框图 sout输出格式如图2所示。 ...[全文]
- CoolRunner-II IrDA部分接口2008/9/17 0:00:00 2008/9/17 0:00:00
- 该部分如图1所示，其中txd、rxd与uart模块的sout和sin相连，16xclk为系统时钟，irtxd和irrxd分别为3/16的r发送与接收脉冲，这两个信号与led驱动器相连。 ...[全文]
- CoolRunner-II实现串行ABC功能描述接口2008/9/17 0:00:00 2008/9/17 0:00:00
- 本设计是用coolrunner2 cpld实现串行ado控制器，系统框图如图所示。其中串行adc为ti的ads7870，可以配置为8通道单端模式或4通道差分模式。本设计为8通道单端模式，sr...[全文]
- CoolRunner-II ADS787O接口2008/9/17 0:00:00 2008/9/17 0:00:00
- ads7870有4个串行接口，即sclk、dout、din和cs，如图1所示，可以方便地与cpld或微控制器接口。 图1 adc与cpld的串行接口 将rise/fall引脚...[全文]
- CoolRunner-II寄存器模式2008/9/17 0:00:00 2008/9/17 0:00:00
- 在寄存器模式下，传输到ado的第1个字节指定特殊寄存器地址，读/写操作类型和8或16位操作模式。之后，8/16位数据开始传输。写操作时，数据从din写入；读操作时，数据从dout读出。 c...[全文]
热门点击
- 存储器的地址线（Address Line
- 什么是PS/2接口 USB（Univer
- 各种通讯总线介绍
- 一套数字音频采集、播放和传输系统的实现
- 关于ISA插槽简介
- USB 通信技术
- Nios II与CF卡的接口设计
- 基于80C196KC的ARINC429总
- 1-Wire总线与DS18B20应用仿真
- TK512B面阵CCD相机驱动电路设计
IC型号推荐
- MAX6968AUEA
- MAX6969AUG
- MAX6969AWG
- MAX696ACWE
- MAX696CPE
- MAX696CSA
- MAX696CWE
- MAX696CWE/EWE
- MAX696CWE+
- MAX696CWET
- MAX696CWE-T
- MAX696EEE
- MAX696EJE
- MAX696EPE
- MAX696EWE
- MAX696EWET
- MAX696EWE-T
- MAX696MJE
- MAX696MJE/883B
- MAX696MLP/883B
- MAX697
- MAX6970APE
- MAX6970AUE
- MAX6970AUEA
- MAX6971ANG
- MAX6971AUG
- MAX6974ATL
- MAX6974ATL+
- MAX6975ATL
- MAX6977APE
公网安备44030402000607
