去耦电容必须尽可能靠近IC以保持环路面积和电感尽可能地小。

    经常会问这样的问题，去耦HEF4049BT电容应该用迹线与IC的电源和接地插脚直接相连还是去耦电容应该与电源和接地层直接相连呢？答案应视情况而定。如果迹线很短能使电感最小时，两种结构都有效。除了迹线长度，任～导通孔的长度也必须被考虑以决定电感值。我喜欢纯字板，通常会将电容和IC直接连接到电源和接地层。

   然而，将电容直接与IC的电源和接地插脚相连因为减少了所需的导通孑L数量，可以节约拥挤的PCB板上的宝贵空间。只要保持环面积很小，将电容与IC的电源和接地插脚直接相连是一个完美可接受的方法。因此，对这个问题没有简单的答案：去耦电容应该直接与IC还是与电源和接地层相连呢？每个设计必须单独评估以决定哪个是最好的方法。

   电感最小化意味着使电容和IC之间的环面积最小化，这是至关重要的。能提供最小环路面积的电容布局将性能最好。

    图11-25给出一个0805SMT去耦电容的安装垫片和一个位于板叠层中心的电源一地平面对之间的近似电感。这不包括电容器本身的电感。它只是安装垫片、迹线和导通孔的电感。注意到只是基于安装电容的方法，电感几乎会从3nH变化到小于0.5nH。

   多个导通孔将减小从安装垫片到电源一地平面对的电感（见10.6.4节）。然而，导通孔占据大量的板空间。将载有相反方向电流的导通孔靠近布设也将作为互耦合的结暴溅小电感。这是为什么图11-25所示的边侧导通孔结构比终端导通孔结构具有较小电感的原因。

   当在一个IC土用一到两个去耦电容时，它们的位置很关键。然而，当用大量的电容时，它们的准确位置比起只用一到两个电容时就不再那么重要。只是在IC周围散布开它们，并且努力使它们相对于IC对称（或均匀）布设。

   大部分设计者，包括作者，通常在一个单独IC基础上去耦。就是说，设计者将决定每个单独IC所需电容的大概数量和大小。然而，另一个方法是PCB的整体去耦，即不论每个IC的位置如何，整个板上均匀分布大量相同大小的电容，并且将它们与电源和接地层直接相连。这种全局方法用于包含的IC都有相似瞬态电流需求的电路板上是最好的，而当电路板上的IC有瞬态电流需求的较大变化时，单独IC的去耦方法往往工作得最好。