实用的高速数字电路接地系统必须在能CD4049UBDR够彼此通信的集成电路所有可能的组合之间提供低阻抗（低电感）连接。完成这个目的最实用的方法就是提供尽可能多的可选择（并联）的接地路径。这个结果在网格中最容易实现。

   电感的阻抗（感抗）正比于频率。因此，为了保持同样的接地阻抗，接地电感必须随频率成正比地减小。这意味着随着数字逻辑电路频率的增加，接地网格必须被做得细化再细化，以提供更多的并联路径。如果这种方法达到了极限，则结果是并联路径或平面的数目为无穷大。虽然一个接地平面将提供最佳的性能，重要的是要记住网格是所需要的墓本的拓扑结构。

   PCB板上的网格可以通过在板上印制水平和垂直接地迹线来实现，如图10-5所示。在一个双面PCB板上，水平迹线敷设在板的一个面上，垂直迹线敷设在另一个面上。两个面上的接地迹线通过它们十字交叉处的电镀穿孑L（导通孔）连接在一起。这样的安排为所有必需信号的相互连接提供了充足的空间。