时序电路的设计
发布时间:2013/10/19 15:17:02 访问次数:982
逻辑功能分析：该电路为同步电路，当X-O时，C2742GT电路的状态由00到11，数值递增；当X=l时，电路的状态先由00到11，然后由11递减。该电路可视为可控计数器，X=O时，为加法计数，X=l时，为减法计数。
时序电路的设计
时序电路设计又称电路的综合，它是时序电路分析的逆过程，即根据给定的逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序逻路。与组合电路的设计类似，时序电路可以采用触发器设计，也可以采用专门的中规模芯片设计。
采用触发器设计时序逻辑电路的一般过程为：
(1)由给定的逻辑功能求出原始状态图；
(2)状态化简；
(3)状态编码；
(4)选择触发器的类型及个数；
(5)列写电路的输出方程及各触发器的驱动方程；
(6)域逻辑电路并检查自启动能力。
用触发器设计时序电路比较复杂，这里仅给出设计思路，本章后几节将介绍采用中规模集成电路设计各种时序电路。
时序电路的设计
时序电路设计又称电路的综合，它是时序电路分析的逆过程，即根据给定的逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序逻路。与组合电路的设计类似，时序电路可以采用触发器设计，也可以采用专门的中规模芯片设计。
采用触发器设计时序逻辑电路的一般过程为：
(1)由给定的逻辑功能求出原始状态图；
(2)状态化简；
(3)状态编码；
(4)选择触发器的类型及个数；
(5)列写电路的输出方程及各触发器的驱动方程；
(6)域逻辑电路并检查自启动能力。
用触发器设计时序电路比较复杂，这里仅给出设计思路，本章后几节将介绍采用中规模集成电路设计各种时序电路。
逻辑功能分析：该电路为同步电路，当X-O时，C2742GT电路的状态由00到11，数值递增；当X=l时，电路的状态先由00到11，然后由11递减。该电路可视为可控计数器，X=O时，为加法计数，X=l时，为减法计数。
时序电路的设计
时序电路设计又称电路的综合，它是时序电路分析的逆过程，即根据给定的逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序逻路。与组合电路的设计类似，时序电路可以采用触发器设计，也可以采用专门的中规模芯片设计。
采用触发器设计时序逻辑电路的一般过程为：
(1)由给定的逻辑功能求出原始状态图；
(2)状态化简；
(3)状态编码；
(4)选择触发器的类型及个数；
(5)列写电路的输出方程及各触发器的驱动方程；
(6)域逻辑电路并检查自启动能力。
用触发器设计时序电路比较复杂，这里仅给出设计思路，本章后几节将介绍采用中规模集成电路设计各种时序电路。
时序电路的设计
时序电路设计又称电路的综合，它是时序电路分析的逆过程，即根据给定的逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序逻路。与组合电路的设计类似，时序电路可以采用触发器设计，也可以采用专门的中规模芯片设计。
采用触发器设计时序逻辑电路的一般过程为：
(1)由给定的逻辑功能求出原始状态图；
(2)状态化简；
(3)状态编码；
(4)选择触发器的类型及个数；
(5)列写电路的输出方程及各触发器的驱动方程；
(6)域逻辑电路并检查自启动能力。
用触发器设计时序电路比较复杂，这里仅给出设计思路，本章后几节将介绍采用中规模集成电路设计各种时序电路。
上一篇：计数器
相关技术资料- 10-19时序电路的设计
公网安备44030402000607
