锁相环电路设计
发布时间:2013/9/19 13:42:17 访问次数:1096
压控振荡器的输出频率受自身参数、控制电压的稳定性、温度、外界电磁干扰等因素的影响，往往是不稳定的。因此可以加入自动相位控制环节，即锁相环，来稳定发射频率。发射频率经反馈，与晶振产生的标准信号做比较，在锁相环的跟踪下，发射频率始终向标准信号逼近，最终被锁定在标准频率上，达到与参考晶振同样的稳定度。锁相环电路MC145152是大规模集成锁相环，集鉴相器、可编程分频器、参考分频器于一体，JS28F256M29EWLA分频器的分频系数可由并行输入的数据控制。
(1)参考分频
参考晶振从OSCinOSCout接入，芯片内部的÷R参考分频器提供8种不同昀分频系数，对参考信号进行分频。R值由RAO、RA1、RA2设定。本设计中，参考晶振为10. 24 MHz，所以取RAO RAl RAZ一101，即R-1024时，对晶振频率进行1 024分频。
(2)可编程分频
由于发射部分的频率高达35 MHz，MC14 5152的电路无法对其直接分频，必须先用ECL电路的高速分频器进行预分频，把频率降低，然后由MC145152继续分频，得到一个参考频率相等的频率，并进行鉴相。为使分频系数连续可调，可编程分频电路采用的是吞咽脉冲计数法，它由ECI。（非饱和型逻辑电路）的高速分频器MC12022及MC14 5152内部的÷A减法计数器、÷N减法计数器构成。
MC12022有64和65两种分频系数。M为其控制端（从MC14 5152的9脚输出，输入MC12022的6脚）。M为高电平时，MC12022以P+l= 65为分频系数；M为低电平时，则以P=64为分频系数。÷N和÷A是可预置数的减法计数器，由并行输入口分别预置6位的A值和10位的N值。PD为数字鉴相器。fo为压控振荡的输出频率（即发射频率）。
吞咽脉冲计数器开始计数时，M的初值为1，÷A和÷N两个计数器被置八预置数并同时计教，当计到A(P+1)个输入脉冲( f)时，÷A计数器计完A个预置数，M变为0;此时÷A计数器被控制信号关闭，停止计数；而÷N计数器中还有N-A个数，它继续计(N-A)尸个输入脉冲后，输出一个脉冲到鉴相器PD。此时一个工作周期结束，A和N值被重新写入两个减法计数器，M又变为1，接着重复以上过程。整个过程中输入的脉冲数共有Q—A(P+1)十(N-A)P=PN+A，也就是说，该吞咽脉冲计数器的总分频系数为PN十A。
可见，采用吞咽脉冲计数方式，只要适当选取N值与A值，就能得到任意的分频比。为实现锁相，必须有反之，由于fo= fr×(PN+A)，改变N和A的值，也能改变f，这就是输出频率数字化控制的原理。
(1)参考分频
参考晶振从OSCinOSCout接入，芯片内部的÷R参考分频器提供8种不同昀分频系数，对参考信号进行分频。R值由RAO、RA1、RA2设定。本设计中，参考晶振为10. 24 MHz，所以取RAO RAl RAZ一101，即R-1024时，对晶振频率进行1 024分频。
(2)可编程分频
由于发射部分的频率高达35 MHz，MC14 5152的电路无法对其直接分频，必须先用ECL电路的高速分频器进行预分频，把频率降低，然后由MC145152继续分频，得到一个参考频率相等的频率，并进行鉴相。为使分频系数连续可调，可编程分频电路采用的是吞咽脉冲计数法，它由ECI。（非饱和型逻辑电路）的高速分频器MC12022及MC14 5152内部的÷A减法计数器、÷N减法计数器构成。
MC12022有64和65两种分频系数。M为其控制端（从MC14 5152的9脚输出，输入MC12022的6脚）。M为高电平时，MC12022以P+l= 65为分频系数；M为低电平时，则以P=64为分频系数。÷N和÷A是可预置数的减法计数器，由并行输入口分别预置6位的A值和10位的N值。PD为数字鉴相器。fo为压控振荡的输出频率（即发射频率）。
吞咽脉冲计数器开始计数时，M的初值为1，÷A和÷N两个计数器被置八预置数并同时计教，当计到A(P+1)个输入脉冲( f)时，÷A计数器计完A个预置数，M变为0;此时÷A计数器被控制信号关闭，停止计数；而÷N计数器中还有N-A个数，它继续计(N-A)尸个输入脉冲后，输出一个脉冲到鉴相器PD。此时一个工作周期结束，A和N值被重新写入两个减法计数器，M又变为1，接着重复以上过程。整个过程中输入的脉冲数共有Q—A(P+1)十(N-A)P=PN+A，也就是说，该吞咽脉冲计数器的总分频系数为PN十A。
可见，采用吞咽脉冲计数方式，只要适当选取N值与A值，就能得到任意的分频比。为实现锁相，必须有反之，由于fo= fr×(PN+A)，改变N和A的值，也能改变f，这就是输出频率数字化控制的原理。
压控振荡器的输出频率受自身参数、控制电压的稳定性、温度、外界电磁干扰等因素的影响，往往是不稳定的。因此可以加入自动相位控制环节，即锁相环，来稳定发射频率。发射频率经反馈，与晶振产生的标准信号做比较，在锁相环的跟踪下，发射频率始终向标准信号逼近，最终被锁定在标准频率上，达到与参考晶振同样的稳定度。锁相环电路MC145152是大规模集成锁相环，集鉴相器、可编程分频器、参考分频器于一体，JS28F256M29EWLA分频器的分频系数可由并行输入的数据控制。
(1)参考分频
参考晶振从OSCinOSCout接入，芯片内部的÷R参考分频器提供8种不同昀分频系数，对参考信号进行分频。R值由RAO、RA1、RA2设定。本设计中，参考晶振为10. 24 MHz，所以取RAO RAl RAZ一101，即R-1024时，对晶振频率进行1 024分频。
(2)可编程分频
由于发射部分的频率高达35 MHz，MC14 5152的电路无法对其直接分频，必须先用ECL电路的高速分频器进行预分频，把频率降低，然后由MC145152继续分频，得到一个参考频率相等的频率，并进行鉴相。为使分频系数连续可调，可编程分频电路采用的是吞咽脉冲计数法，它由ECI。（非饱和型逻辑电路）的高速分频器MC12022及MC14 5152内部的÷A减法计数器、÷N减法计数器构成。
MC12022有64和65两种分频系数。M为其控制端（从MC14 5152的9脚输出，输入MC12022的6脚）。M为高电平时，MC12022以P+l= 65为分频系数；M为低电平时，则以P=64为分频系数。÷N和÷A是可预置数的减法计数器，由并行输入口分别预置6位的A值和10位的N值。PD为数字鉴相器。fo为压控振荡的输出频率（即发射频率）。
吞咽脉冲计数器开始计数时，M的初值为1，÷A和÷N两个计数器被置八预置数并同时计教，当计到A(P+1)个输入脉冲( f)时，÷A计数器计完A个预置数，M变为0;此时÷A计数器被控制信号关闭，停止计数；而÷N计数器中还有N-A个数，它继续计(N-A)尸个输入脉冲后，输出一个脉冲到鉴相器PD。此时一个工作周期结束，A和N值被重新写入两个减法计数器，M又变为1，接着重复以上过程。整个过程中输入的脉冲数共有Q—A(P+1)十(N-A)P=PN+A，也就是说，该吞咽脉冲计数器的总分频系数为PN十A。
可见，采用吞咽脉冲计数方式，只要适当选取N值与A值，就能得到任意的分频比。为实现锁相，必须有反之，由于fo= fr×(PN+A)，改变N和A的值，也能改变f，这就是输出频率数字化控制的原理。
(1)参考分频
参考晶振从OSCinOSCout接入，芯片内部的÷R参考分频器提供8种不同昀分频系数，对参考信号进行分频。R值由RAO、RA1、RA2设定。本设计中，参考晶振为10. 24 MHz，所以取RAO RAl RAZ一101，即R-1024时，对晶振频率进行1 024分频。
(2)可编程分频
由于发射部分的频率高达35 MHz，MC14 5152的电路无法对其直接分频，必须先用ECL电路的高速分频器进行预分频，把频率降低，然后由MC145152继续分频，得到一个参考频率相等的频率，并进行鉴相。为使分频系数连续可调，可编程分频电路采用的是吞咽脉冲计数法，它由ECI。（非饱和型逻辑电路）的高速分频器MC12022及MC14 5152内部的÷A减法计数器、÷N减法计数器构成。
MC12022有64和65两种分频系数。M为其控制端（从MC14 5152的9脚输出，输入MC12022的6脚）。M为高电平时，MC12022以P+l= 65为分频系数；M为低电平时，则以P=64为分频系数。÷N和÷A是可预置数的减法计数器，由并行输入口分别预置6位的A值和10位的N值。PD为数字鉴相器。fo为压控振荡的输出频率（即发射频率）。
吞咽脉冲计数器开始计数时，M的初值为1，÷A和÷N两个计数器被置八预置数并同时计教，当计到A(P+1)个输入脉冲( f)时，÷A计数器计完A个预置数，M变为0;此时÷A计数器被控制信号关闭，停止计数；而÷N计数器中还有N-A个数，它继续计(N-A)尸个输入脉冲后，输出一个脉冲到鉴相器PD。此时一个工作周期结束，A和N值被重新写入两个减法计数器，M又变为1，接着重复以上过程。整个过程中输入的脉冲数共有Q—A(P+1)十(N-A)P=PN+A，也就是说，该吞咽脉冲计数器的总分频系数为PN十A。
可见，采用吞咽脉冲计数方式，只要适当选取N值与A值，就能得到任意的分频比。为实现锁相，必须有反之，由于fo= fr×(PN+A)，改变N和A的值，也能改变f，这就是输出频率数字化控制的原理。
上一篇：关于尽量增加传输距离的分析
上一篇：CXA1238S芯片
相关技术资料- 10-29空气预热器跳闸有哪些现象?
- 4-11当采用镜板研磨推力瓦时,如何对镜板进行维护、保养和修整?
- 6-17空间科学和宇航技术的发展提高了可靠性的研究水平
- 9-19系统方案论证
- 9-19锁相环电路设计
公网安备44030402000607
