3 180Us/318pts合并均衡网络如图7.26所示。要得到3 180p,s和318ys两个时间常数，是出人意料的简单；只要下方电阻R与电容C的乘积做到CR=318xl0-6，HY27UF082G2B且上方电阻取为9R即可（译注：即上方电阻值等于下方电阻值的9倍）。这个网络在lkHz频率上，产生的损耗是19.05dB。
    现在要检查一下，我们在最坏情况时的8pF并联电容，是否小得不足以带来问题。为此，我们需要做一个略有些迂回的分析。
    我们首先假定，目前不会产生牵扯问题。如果确是这样，那么，出现滚降的频率将会很高，而网络中的电容C将呈现短路作用。由于是短路，我们可以将C视为一段导线，然后计算这个新网络的戴维南输出电阻。这个新网络是一个分压器，阻值之比为9:1，所以，必定产生10:1的衰减，输出电阻值将是上方电阻的1/10。如果这只上方电阻像75ys网络那样，也被我们取为200kQ，那么，在高频时，在不考虑前一级的情况下，寄生／杂散电容所看到的戴维南输出电阻将是20kQ。这个输出电阻与8pF组合后，计得高频截止频率是1MHz。

            
    根据经验法则，两个相关时间常数的比率一旦达到大于等于100:1，那么，因两者的关联性而引起的频响误差，将与这个比率构成反比例关系。所以，100:1的比率，带来的频响误差约为O.ldB。
    在我们现在的例子中，1MHz与离它最近的318“s时间常数(对应频率为500.5Hz)的比率是2 000:1，因此，我们完全可以不考虑两者的关联性，并继续进行下去，计算出3 180ys和318ys所需元件的准确值。
    假如驱动这个均衡网络的源电阻为零，那么，网络中两只电阻的理想取值将是180kQ和20kQ（能很好地符合9:1的比率），因为这两个阻值都是E24系列中已有的现成值。相应地，网络电容C取为16nF，最后得到的设计误差将只有0.6%。可遗憾的是，驱动这个均衡网络的源电阻较为可观，无法满足上述取值方案的前提条件。因此，我们将网络上方电阻取为200kQ，并准备接受计算出来的其他两个元件值，不打算再作其他方案的取值尝试。
    由于第二级电路与第一级相同，因此，网络驱动源的输出电阻是5.66kQ。这样，上方电阻的等效总阻值为205.66kQ。因此，下方电阻需相应地取为22.85kQ，电容则取为13.92nF。22.85kQ的电阻，可通过0.1%的23.2kQ与1%的1.5MQ并联得到。13.92nF的电容会较麻烦，可由2只6.8nF再加上1只330pF作并联拼接得到。现在，我们呵以画出已标上元件值的前置放大器整机放大电路图。